Xem mẫu
- Chap2: TỔ CHỨC HỆ THỐNG MÁY
TÍNH (computer systems organization)
GV: TS. Trần Thị Minh Khoa
- (chap2 Tanenbaum)(5t)
CPU (Central Processing Unit)
Pipeline
Primary Memory
Secondary Memory
I/O System
2 He thong may tinh - ttmkhoa@iuh.edu.vn
- (chap2 Tanenbaum)(5t)
CPU (Central Processing Unit)
Pipeline
Primary Memory
Secondary Memory
I/O System
3 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.1. CPU (Central Processing Unit)
“bộ não” của htmt
Thực thi các chương trình
được lưu trong bộ nhớ
chính
Các thành phần được kết
nối bởi bus
PC(program counter): trỏ
đến chỉ dẫn kế tiếp sẽ được
lấy ra thực thi
IR(intruction register): giữ
các chỉ dẫn đang được thực
thi
4 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.1.1. CPU Organazation
5 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.1.2. Instruction Execution Steps
1. Lấy chỉ dẫn kế tiếp từ bộ nhớ chính vào thanh ghi chỉ dẫn
(instruction register)
2. Chuyển con trỏ chương trình (program counter) đến chỉ dẫn
tiếp theo.
3. Xác định loại chỉ dẫn vừa lấy ra
4. Nếu chỉ dẫn sử dụng 1 “từ” (word) trong bộ nhớ, xác định vị
trí của chỉ dẫn
5. Lấy “từ” vào thanh ghi CPU nếu cần thiết
6. Thực thi chỉ dẫn
7. Quay lại bước 1 để xử lý chỉ dẫn tiếp theo
6 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.1.3. RISC versus CISC
1980: RISC (Reduce Instruction Set Computer) has simple instructions that
can be executed in one cycle of a simple data path
Execute frequently used instructions efficiently and less frequently used
instructions less efficiently
Wins over CISC that takes multiple and longer cycles to execute a complex
instruction
May take 4-5 instructions to accomplish a complex operation
CISC (Complex Instruction Set Computer) is still predominant in today’s
market
Backward compatibility to early CISC computers
Starting with 486, Intel CPUs contain a RISC core that executes the simplest (and
typically most common) instructions in a single data path cycle, while
interpreting the more complicated instructions in the usual CISC way
7 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.1.4. Design Principles for Modern Computers
Tất cả các chỉ dẫn được xử lý trực tiếp bởi phần cứng
Tối đa hoá tỷ lệ các chỉ dẫn được ban hành
Các chỉ dẫn cần phải dễ dàng mã hoá
Tải và lưu trữ cần tham chiếu bộ nhớ
Cung cấp nhiều thanh ghi
8 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.1.5. Instruction-Level Parallelism
Pipelining
9 He thong may tinh - ttmkhoa@iuh.edu.vn
- Superscalar Architectures (1)
Dual pipeline CPU
10 He thong may tinh - ttmkhoa@iuh.edu.vn
- Superscalar Architectures (2)
11 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.1.6. Processor-Level Parallelism
Array Computers
12 He thong may tinh - ttmkhoa@iuh.edu.vn
- Multiprocessors vs. Multicomputers
13 He thong may tinh - ttmkhoa@iuh.edu.vn
- (chap2 Tanenbaum)(5t)
CPU (Central Processing Unit)
Pipeline
Primary Memory
Secondary Memory
I/O System
14 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.2. Primary Memory
2.2.1. Bits:
Đơn vị cơ bản của bộ nhớ (0 or 1)
2.2.2. Memory Addresses
Bộ nhớ bao gồm một số các cells (locations) có thể chứa thông tin
Mỗi cell có 1 số (number)được gọi là địa chỉ (address)
15 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.2.3. Byte Ordering
The bytes in aword can be numbered from left-to-right or
right-to-left.
16 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.2.4. Error-Correcting Codes
17 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.2.5. Cache Memory
18 He thong may tinh - ttmkhoa@iuh.edu.vn
- 2.2.6. Memory Packaging and Types
SIMM (Single Inline Memory Module) or a DIMM (Dual Inline
Memory Module), tuỳ thuộc vào số dòng kế nối trên 1 hay cả 2
bên của bảng mạch.
19 He thong may tinh - ttmkhoa@iuh.edu.vn
- (chap2 Tanenbaum)(5t)
CPU (Central Processing Unit)
Pipeline
Primary Memory
Secondary Memory
I/O System
20 He thong may tinh - ttmkhoa@iuh.edu.vn
nguon tai.lieu . vn
