Xem mẫu
Ch 5. DIGITAL INTERFACING
Ghép nối hệ trung tâm với Thiết bị ngoại vi qua các tín hiệu logic 1/0
- PARALLEL IN/OUT
- PORTS: PRINCIPLE, PPI, CENTRONICS/LPT - PCMCIA, DUAL PORTED RAM.
- INTERCACING TO DEVICES: KEY PAD, LED, TEXT PANEL, ENCODER, STEP MOTOR, ...
- HI-POWER INTERFACE: RELAY, SCR, TRIAC, POWER MOSFET, IGBT...
- SERIAL IN/OUT: SYNC, ASYNC, - RS-232, RS-485, RS-422
- MODEM...
P&I Ch5-Digi In/Out 1
5.1. parallel interface: 5.1.1. nGuyªn lý
• In/Out nhiều bit đồng thời, nhanh, gần • a. A Port Line (1bit port):
– Output Port: Latched Output (chốt ra), D_Flip-Flops – Unlatched Input, hình 5.1. single IO line/pin
P&I Ch5-Digi In/Out 2
1
• D Flip-Flop (D trigger):
– Là 1 trong những phần tử cơ bản của hệ dãy,
– D – data, lưu giữ 1 bit số liệu.
– 4/6/8 D flip-flop => tạo ra 4/6/8 bit register, nhiều registers đóng trong 1 chip là SRAM.
P&I Ch5-Digi In/Out 3
– Output:
• Q - ứng với giá trị data input vào thời điểm có clock • /Q – đảo của Q.
– Input:
• Data bit: 1 hoặc 0
• Clock, thường là sườn lên, ghi nhận giá trị của data và lưu lại cho đến khi có bit số liệu khác ghi đè lên.
• [Có thể có] clear – xóa; Preset – đặt trước
– Có 2 loại: Transparent (HC373) và Master-Slave (HC374)
P&I Ch5-Digi In/Out 4
2
H. 501 b, c
MOSFET (Metal Oxide Semiconductor Field Effect Transistor) P&I Ch5-Digi In/Out 5
• Write pin: bit 0 or 1, clock =
– Write bit 0: D flip-flop => Q = 0; -Q = 1 => gate = 1 => R(ds) MOSFET = ON => pin = 0
– Write bit 1 D flip-flop => Q = 1; -Q = 0 => gate = 0 => R(ds) MOSFET = OFF => pin = 1
• Read pin: (Input line– out “1” firstly)-ReadPin = 0 (!) => open 3 state lower buffer => 1/0 from pin => data bus (i)
• ReadLatch (Reading bit out previously) : -ReadLatch = 0 (!) => open 3 state higher buffer => 1/0 from pin => data bus (i)
P&I Ch5-Digi In/Out 6
3
• Ý nghĩa Read Latch, ví dụ thông qua việc tạo 1 xung out, 2ms :
– x86, LPT port, bit0, g/n remainders
• mov dx, 378h • in al, dx
• or al,1
• out dx,al
• call delay(2) • and al, 0feh • out dx,al
– Atmega64, PA0: • orl PA0, 1
• call delay(2)
• anl PA0, 0feh
; LPT 1 data out port ;
;
; set bit 0 ;
; reset bit
P&I Ch5-Digi In/Out 7
5.1. PARALLEL INTERFACE: 5.1.1. NGUYÊN LÝ
Simple In-Out Ports:
Cổng ra đơn giản có chốt (latched output port, based on 74 HC 374/HC373/HC273/HC574..., 8 bit Register), (fig. 5.2)
Cổng vào đơn giản không chốt (unlatched input port, based on 3 state buffer - 74HC244)
Cổng vào có chốt (Latched Input Port), chú ý status flag
P&I Ch5-Digi In/Out 8
4
5.1. PARALLEL INTERFACE: 5.1.1. NGUYÊN LÝ
74LS273/373/374/574…
Ứng dụng: ghép nối DAC, LED display…
P&I Ch5-Digi In/Out 9
Port[Parallel_Out]:= solieu; Lệnh Pascal Out Port: 74 HC 374:
CPU phát địa chỉ ra IO space => có t/h -IO CS
Phát data và -IOW => có t/h Clock = (Rising Edge) => data được chốt vào HC374
Ng/vi => OutControl = 0 C=> open 3 state output 10
5
...
- tailieumienphi.vn
nguon tai.lieu . vn