Xem mẫu
- Hội nghị Quốc gia lần thứ 24 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2021)
Tối Ưu Và Thực Thi Khối Giải mã Cầu trong hệ
thống MIMO
Nguyễn Đức Thắng1, Vũ Tiến Anh1, Nguyễn Minh Thường2, Trần Xuân Nam1, Trịnh Quang Kiên1,
1
Trường Đại học Kỹ thuật Lê Quý Đôn;
2
Viện Khoa học và Công nghệ quân sự;
Email: ducthang98mta@gmail.com, vtienanhmta@gmail.com
Abstract— Trong bài báo này, chúng tôi đề xuất cấu trúc mới tìm kiếm kết hợp giữa cây tìm kiếm theo chiều sâu kết hợp với
của bộ giải mã cầu K-best và tổng hợp thiết kế trên phần cứng cây tìm kiếm theo chiều rộng [12].
có thể cấu hình lại FPGA đối với các hệ thống đa đầu vào đa đầu
ra MIMO được ghép kênh không gian. Mục tiêu là đề xuất một Với chiến lược duyệt cây theo chiều sâu được sử dụng, bán
kiến trúc đơn giản hóa dựa trên thuật toán giải mã cầu K-best kính cầu khởi tạo được thiết lập bởi nhánh đầu tiên. Khi đó ta
và cải thiện đáng kể tính phù hợp cho việc triển khai phần cứng. sẽ thiết lập được một hình cầu với tâm là điểm tạo bởi véc-tơ
Thiết kế được đánh giá là mang lại giá trị gần đúng về chất tín hiệu nhận được và bán kính là khoảng cách giữa tâm và
lượng của phương pháp ước lượng hợp lý cực đại (ML) nhưng điểm tương ứng nhánh khởi tạo. Thực hiện duyệt lần lượt các
với độ phức tạp tính toán giảm đáng kể. Phân tích tổng hợp cho nhánh tiếp theo, nếu điểm tương ứng của nhánh được duyệt
thấy rằng kiến trúc được đề xuất đạt được thông lượng 1.76 nằm trong cầu thì ta khởi tạo một hình cầu mới với tâm vẫn là
Gbps tại tần số clock 440 MHz. điểm tạo bởi véc-tơ tín hiệu nhận được và bán kính mới bằng
khoảng cách giữa tâm và điểm nhánh vừa được duyệt. Còn với
Keywords— MIMO, FPGA, Bộ giải mã cầu (SD), Hợp lệ cực các điểm nằm ngoài cầu sẽ bị loại bỏ. Như vậy hình cầu sẽ
đại (ML). được cập nhật nếu thỏa mãn tìm được một điểm mới nằm trong
hình cầu thiết lập. Do vậy nếu theo quan điểm thực thi phần
I. GIỚI THIỆU
cứng, các bộ giải mã cầu theo sử dụng chiến lược tìm kiếm
Sự phát triển nhanh chóng của điện toán di động, các dịch theo chiều sâu có thể giảm tài nguyên chiếm dụng và đạt được
vụ đa phương tiện di động và các ứng dụng di động khác làm chất lượng của ML. Tuy nhiên các bộ giải mã loại này thì có
cho truyền thông không dây tốc độ cao trở thành một trong độ phức tạp tính toán không cố định, điều này thì sẽ gây khó
những công nghệ phát triển nhanh nhất trong những năm gần cho thực thi trên phần cứng. Đặc biệt chúng là làm giảm thông
đây. Công nghệ truyền thông đa đầu vào đa đầu ra (MIMO) lượng hệ thống và tăng độ trễ truyền tin.
đã được nghiên cứu vì nó đáp ứng nhu cầu về cả dung lượng
tăng và độ tin cậy liên kết được cải thiện [1]. Hiện nay, các kỹ Để giải quyết vấn đề trên, chiến lược tìm kiếm theo chiều
thuật MIMO đã được chấp nhận như một tiêu chuẩn giao tiếp rộng đã được đề xuất với thuật toán điển hình là thuật toán K-
vô tuyến cho các hệ thống truyền thông không dây hiện đại best. Tại các lớp trên cây tìm kiếm, thuật toán K-best thực hiện
như hệ thống thông tin di động 4G LTE, 5G…, cho phép tăng giữ lại K nút có khoảng cách ước lượng đến điểm tâm cầu
thông lượng truyền dẫn bằng cách thực hiện các sửa đổi trong tương ứng là ngắn nhất và K nút này sẽ được chuyển tiếp
lớp PHY và MAC [2]. Việc tối ưu các thuật toán tính toán và xuống cho lớp tiếp theo. Do đó, độ phức tạp tính toán của bộ
xử lý tín hiệu trong hệ thống là yêu cầu cấp thiết để cải thiện tách tính hiệu theo phương pháp K-best có giá trị cố định. Với
hiệu suất hệ thống, bao gồm tỉ lệ lỗi, thông lượng, độ trễ truyền việc sử dụng hệ số K lớn, phương pháp này sẽ cho hệ số phẩm
tin và hiệu quả phổ, đồng thời cân bằng giữa tài nguyên chiếm chất BER dần tiệm cận được với phương pháp ML [13]. Tuy
dụng và các hệ số phẩm chất hệ thống. nhiên, nếu K càng lớn thì độ phức tạp tính toán của hệ thống
càng tăng lên. Nếu triển khai thực thi trên phần cứng sẽ dẫn
Một phương pháp phát hiện tín hiệu mang lại chất lượng tới tài nguyên chiếm dung cũng tăng lên. Điều này làm giảm
của tỉ lệ lỗi tốt nhất đó là sử dụng bộ tách tín hiệu ước lượng tính khả thi khi triển khai thực thi trên phần cứng. Do đó,
hợp lý cực đại ML. Phương pháp ML ước lượng tín hiệu được chúng ta cần đảm bảo tính phải cân bằng giữa sự hệ số phẩm
truyền đến điểm đích theo phương pháp tìm kiếm vét cạn các chất hệ thống và phức tạp tính toán.
mẫu trong toàn bộ tập tín mẫu có thể được truyền đến. Do vậy,
phương pháp ML có độ phức tạp cao, đặc biệt với các hệ thống Trong bài báo này, một kiến trúc cho bộ tách tín hiệu theo
MIMO được trạng bị nhiều anten thu và anten phát. Độ phức phương pháp cầu K-best thỏa hiệp giữa hai yêu cầu là độ phức
tạp của phương pháp ML là một hàm số biến đổi theo hàm mũ tạp tính toán và các hệ số phẩm chất của hệ thống được đề
của số lượng anten thu và phát ăng [3], [4]. Để giảm độ phức xuất. Ý tưởng của phương pháp này là thông qua việc khảo sát
tạp của bộ tách tín hiệu ML mà vẫn đảm bảo tương đối hệ số thống kê các nút còn tồn tại ở mỗi lớp kết hợp với khảo sát
phẩm chất của tỉ lệ lỗi, thuật toán tách tín hiệu theo phương ước lượng tỉ lệ lỗi bit (BER) của các điểm được giữ lại tương
pháp cầu (SD) đã được đề xuất trong [5], [6], [7], [8]. Với ứng với các lớp trên cây tìm kiếm để đưa ra các hệ số K phù
phương pháp SD, ta có thể tính toán để đạt được hệ số phẩm hợp với từng lớp trên cây tìm kiếm. Để có một kiến trúc tin
chất của tỉ lệ lỗi bit (BER) tiệm cận đến đường cong BER của cậy, nhóm nghiên cứu tiến hành mô phỏng kiến trúc này trên
bộ tách tín hiệu ML với độ phức tạp tính toán có thể chấp nhận Matlab với các bộ giá trị K được ước lượng theo kết quả thống
được. Một số sơ đồ cây tìm kiếm được sử dụng trong giải mã kê trong [14] để tìm ra được bộ tốt nhất. Từ kết quả mô phỏng,
cầu đã được đề xuất có thể kể đến như: cây tìm kiếm theo một kiến trúc được xây dựng để tiến hành thiết kế bộ giải mã
chiều sâu, cây tìm kiếm theo chiều rộng [9], [10], [11] và cây cầu K-best trên FPGA. Chất lượng BER của thiết kế đạt được
ISBN 978-604-80-5958-3 113
- Hội nghị Quốc gia lần thứ 24 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2021)
tiệm cận với giải pháp ML với độ phức tạp tính toán phù hợp độ phức tạp tính toán của SD và hiệu suất BER. Để giảm hơn
với các chip có tài nguyên trung trung bình. nữa số lượng tính toán của SD, phương trình (3) có thể được
chuyển đổi thành một dạng khác tương đương nhờ biến đổi
Phần còn lại của bài báo được tổ chức như sau. Phần 2
QRD cho ma trận kênh 𝑯, khi đó 𝑯 = 𝑸𝑹 trong đó ma trận
trình bày mô hình hệ thống chung và định dạng tín hiệu tương
𝑸 là ma trận đơn nhất có kích thước là 𝑁𝑅 × 𝑁𝑅 và 𝑸𝑸𝐻 = 𝑰
ứng. Phần 3 đề xuất kiến trúc khối giải mã cầu theo định
trong khi 𝑹 là ma trận tam giác trên 𝑁𝑅 × 𝑁𝑇 . Thay thế 𝑯
hướng thiết kế phần cứng. Phần 4 thiết kế trên phần cứng khối
bằng 𝑸𝑹 và sau khi biến đổi, biểu thức (1) trở thành:
giải mã cầu K-best. Phần 5 kết luận bài báo.
II. MÔ HÌNH HỆ THỐNG ̃ = 𝑹𝒙 + 𝑸𝐻 𝒏
𝒚 với ̃ = 𝑸𝐻 𝒚
𝒚 (4)
x H (NR x NT) y
x1
n1
s1 y1 Lưu ý rằng 𝑸𝐻 𝒏 có cùng thống kê với 𝒏, nên phương trình
MIMO Transmitter
MIMO SD Detector
n2 (3) được biến đổi về dạng tương đương:
MIMO Reciever
x2 s2 y2
n3 y3
x3 s3 2
̂ = arg min
𝒙 ̃ − 𝑹𝒙||
||𝒚 khi ̂ = 𝑹𝒙
𝒚 (5)
𝐱∈𝐒
nN Phương trình (5) có thể được tính toán thông qua hàm giá trị
xN sN yN
như sau:
R
T R R
MIMO channel
2
Hình 1: Mô hình hệ thống MIMO ̃, 𝒚
𝐷( 𝒚 ̃ − 𝑹𝒙||2 ≤ 𝑟𝑠𝑝ℎ
̂) = ||𝒚 . (6)
Xem xét một hệ thống MIMO với 𝑁𝑇 anten phát và 𝑁𝑅
̂) cũng
̃, 𝒚
Vì ma trận 𝑹 là tam giác trên nên hàm giá trị 𝐷( 𝒚
anten thu như trong Hình 1. Kênh MIMO được đặc trưng bởi
𝑁𝑅 ×𝑁𝑇 là khoảng cách Euclide một phần có thể được tính toán đệ quy
ma trận kênh phức 𝑯 = (ℎ𝑖𝑗 ) ∈ ℂ𝑁𝑅 ×𝑁𝑇 , các phần tử từ một ăng ten phát này đến một ăng ten phát khác
của 𝑯 có phân bố với phương sai đơn vị và kỳ vọng bằng 0.
Các thông số này mô tả độ suy hao và lệch pha đối với mỗi 𝑁𝑅 𝑁𝑇 2
đường dẫn từ một ăng-ten phát đến một ăng-ten thu; chúng
được giả định là đã biết trước một cách hoàn hảo (có thể thông ̃, 𝒚
𝐷𝑚 ( 𝒚 ̂) ≜ ∑ (𝑦̃𝑖 − ∑ 𝑅𝑖𝑗 𝑥𝑖𝑗 ) (7)
qua giai đoạn ước lượng kênh). Đối với quá trình truyền dẫn, 𝑖=𝑚 𝑗=𝑖
các phần tử 𝑥𝑖 của véc-tơ tín hiệu phức 𝒙 = (𝑥𝑖 )𝑁𝑇×1 ∈ 𝜴 ⊂
ℂ𝑁𝑇×1 được gửi đồng thời qua 𝑁𝑇 anten phát, trong đó 𝜴 là ̃, 𝒚
𝐷( 𝒚 ̂) = 𝐷1 ( 𝒚
̃, 𝒚
̂) (8)
tập hợp của chòm sao điều chế tín hiệu. Do đó, véc-tơ tín hiệu
phức nhận được 𝒚 = (𝑦𝑖 )𝑁𝑅 ×1 ∈ ℂ𝑁𝑅 ×1 có thể được biểu thị 𝑁𝑇 2
bằng công thức: ̃, 𝒚
𝐷𝑚−1 ( 𝒚 ̂ ) = 𝐷𝑚 ( 𝒚
̃, 𝒚
̂ ) + (𝑦̃𝑚−1 − ∑ 𝑅𝑚−1,𝑖 𝑥𝑖 ) (9)
𝑖=𝑚−1
𝒚 = 𝑯𝒙 + 𝒏 (1)
với 𝑦̃𝑚−1 là phần tử thứ (𝑚 − 1) của vector tín hiệu thu được
trong đó 𝒏 = (𝑛𝑖 )𝑁𝑅 ×1 ~𝐶𝑁(0, 𝛿 2 𝑰) là một véc-tơ tạp âm sau khi nó được nhân với 𝑸𝑯 , (𝑅)𝑖,𝑗 là phần tử của ma trận
Gauss phức trắng cộng tính (AWGN). Bộ giải mã ML thực 𝑹 thuộc hàng thứ 𝑖 và cột thứ 𝑗 và hàm giá trị 𝐷𝑚 ( 𝒚 ̃, 𝒚
̂) là
hiện tìm kiếm theo phương pháp vét cạn tất cả các véc-tơ ký khoảng cách Euclid một phần của symbol 𝒙 tại mức tìm kiếm
hiệu có thể có trong tập 𝑺𝑁𝑇×1 để thu được véc-tơ phát với cự m. Đối với tất cả các véc-tơ ký hiệu phát thỏa mãn 𝒙𝑗 ∈ {𝒙 ∈
ly Euclid đến véc-tơ tín hiệu nhận được có giá trị nhỏ nhất: 𝑺𝑁𝑇 ⊂ (ℂ)𝑁𝑇 : ‖𝑹𝒙 − 𝒚‖ ≤ 𝑟𝑠𝑝ℎ }, khởi tạo 𝐷𝑁𝑅 +1 ( 𝒚̃, 𝒚
̂) = 0
̂𝑀𝐿 = arg min ||𝒚 − 𝑯𝒙||2
𝒙 (2) (10)
𝒙∈𝜴 𝐷𝑚−1 ( 𝒚 ̂) ≤ 𝑟𝑠𝑝ℎ_ 2 − 𝐷𝑚 ( 𝒚
̃, 𝒚 ̃, 𝒚
̂)
𝑚
Do đó, độ phức tạp tính toán của bộ giải mã ML tăng lên 𝑁𝑅
theo hàm mũ của bậc điều chế tín hiệu M và số lượng các ăng-
trong đó 𝑟𝑠𝑝ℎ_ 2𝑚 = 𝑟𝑠𝑝ℎ 2 − ∑ 𝐷𝑖 ( 𝒚
̃, 𝒚
̂) (11)
ten thu trong hệ thống. Bộ giải mã cầu SD đơn giản hóa bộ
𝑖=𝑚+1
giải mã ML bằng việc hạn chế các điểm tìm kiếm của SD để
giảm độ phức tạp tính toán theo hướng chỉ so sánh những
Đối với việc triển khai phần cứng, việc thực hiện phân rã
điểm tín hiệu nằm bên trong siêu cầu với bán kính xác định
giá trị thực (RVD) của 𝑯 cũng hiệu quả, điều này giúp đơn
trước được hình thành xung quanh véc-tơ tín hiệu nhận được,
giản hóa việc tính toán khoảng cách Euclid. Phép phân tích
tức là:
giá trị thực tách phương trình kênh (1) thành một biểu diễn
giá trị thực mới như sau [15]:
̂𝑆𝐷 = arg min ||𝒚 − 𝑯𝒙||2
𝒙 (3)
𝒙∈𝑺
ℜ(𝒚) ℜ(𝑯) −ℑ(𝑯) ℜ(𝒙) ℜ(𝒏)
trong đó 𝑺 ⊂ (ℂ)𝑁𝑇 ×1 : ‖𝒚 − 𝑯𝒙‖ ≤ 𝑟𝑠𝑝ℎ là tập hợp tất cả các [ ]=[ ][ ]+[ ] (12)
ℑ(𝒚) ℑ(𝑯) ℜ(𝑯) ℑ(𝒙) ℑ(𝒏)
điểm nằm trên lưới thỏa mãn khoảng cách của nó tới y luôn
nhỏ hơn bán kính 𝑟𝑠𝑝ℎ của siêu cầu. Việc chọn giá trị của 𝑟𝑠𝑝ℎ với ℑ(. ), ℜ(. ) tương ứng biểu diễn phần thực và phần ảo
về cơ bản là quan trọng có ý nghĩa quyết định trực tiếp đến của véc-tơ phức. Hơn nữa, chúng ta có thể giải phương trình
ISBN 978-604-80-5958-3 114
- Hội nghị Quốc gia lần thứ 24 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2021)
Full (ML solution) Sorting Pipeline registers
K8=4 K7=16 K6=64 K5=256 m=4 K4=16 K3=64 n=3 K2=12 K1=48
Processing
Processing
Processing
Processing
Processing
Processing
Processing
Processing
best values
best values
Choose 3
best root
Choose 4
Choose
Layer
Layer
Layer
Layer
Layer
Layer
Layer
Layer
y xmin
Layer 8 Layer 7 Layer 6 Layer 5 Layer 4 Layer 3 Layer 2 Layer 1
Hình 2: Kiến trúc thuật toán giải mã cầu K-best đề xuất
(1) thông qua phương trình (12) với các bước như trên, và với nghiệm của 4 lớp đầu. Sự phình to của các nút diễn ra ở các
việc biến đổi tập hợp chòm sao phức thành tập số nguyên như lớp giữa [14], do vậy một bộ so sánh và sắp xếp chọn ra 4 nút
sau: tốt nhất làm đầu vào của lớp thứ tư được thực hiện, góp phần
giảm khối lượng tính toán đi đáng kể. Tương tự như vậy, ta
𝑆𝑟 = {−√𝑀 + 1, … , √𝑀 − 1} (13) chọn 3 nút tốt nhất ở lớp thứ 2., Bằng việc sử dụng phương
pháp sắp xếp Batcher [17] tiến hành sắp xếp các giá trị theo
chiều bán kính tăng dần sau đó ra số giá trị cần thiết để đưa
trong đó 𝑀 là bậc điều chế. Sau đó, QRD có thể được thực xuống lớp dưới. Để có thể đơn giản hơn trong tính toán chúng
hiện nói chung dựa trên phương trình kênh tăng cường trong tôi tiến hành phân hoạch các lớp theo cấu trúc 2-2-2-2 Hình
(12). Kích thước của ma trận kênh tương đương (𝑯), ma trận 2 để xử lý.
đơn nhất (𝑸) và ma trận tam giác trên (𝑹) lần lượt được biến
đổi thành 2𝑁𝑅 × 2𝑁𝑇 , 2𝑁𝑅 × 2𝑁𝑅 , 2𝑁𝑅 × 2𝑁𝑇 . Số lượng Với cách kiến trúc kiểu này thì mỗi lần chúng ta có thể xử
cấp độ tìm kiếm cây thay đổi thành 2𝑁𝑅 . Trong phần sau, sẽ lý luôn được hai lớp, điều này sẽ làm đơn giản hơn một số
trình bày thực thi thuật toán giải mã cầu trên phần cứng bước so với tính toán từng lớp một, giảm đi được việc phải
chuyên dụng. so sánh và lựa chọn các nút giữa hai lớp trong cùng một cặp
chẳng hạn. Kiến trúc của hai lớp đầu sẽ là cơ sở để xây dựng
III. ĐỀ XUẤT KIẾN TRÚC KHỐI GIẢI MÃ CẦU THEO ĐỊNH HƯỚNG kiến trúc của các lớp sau được phân cách bởi các thanh ghi
THIẾT KẾ PHẦN CỨNG kiểu đường ống giúp nâng cao thông lượng của thiết kế.
Để thích hợp thực thi được kiến trúc bộ giải mã cầu trên B. Mô phỏng đánh giá chất lượng của thiết kế
phần cứng thì vấn đề làm giảm độ phức tạp tính toán mà vẫn
đáp ứng được phẩm chất BER theo yêu cầu là rất quan trọng. Bảng 1: Tham số mô phỏng
Việc giới hạn xử lý các nút tại mỗi lớp trong thuật toán giải
mã cầu là biện pháp được đưa ra để xử lý vấn đề này. Trong Tham số Cài đặt
nghiên cứu [14] đã phân tích sự phân bố của số lượng các nút Mã hóa kênh Không
hợp lệ (đường dẫn tìm kiếm tồn tại) ở mọi lớp của thuật toán Số lượng anten 4×4
SD liên quan đến các kích thước bán kính và SNR khác nhau.
Số lượng symbol mô phỏng 1000000 symbol
Một mô hình SD thông thường đã được xây dựng trên
MATLAB cho hệ thống MIMO 4 × 4 ăng-ten. Số lượng nút Kiến trúc điều chế 16-QAM
hợp lệ tối đa có xu hướng tăng lên và đạt mức tối đa ở lớp giữa
[14]. Khả năng loại nghiệm của phương pháp giải mã cầu là
rất lớn, biểu thị qua số nút tồn tại ở mỗi lớp là khá thấp so với
phương pháp ước lượng hợp lý cực đại ML. Tuy nhiên, nếu
sử dụng đúng những tham số khảo sát đó để làm cấu hình thực
thi trên phần cứng thì vẫn là khá lớn đối với các chip FPGA
hiện tại. Ở mỗi lớp, bằng việc sắp xếp và lựa chọn những nút
tốt nhất trong số các nút được tính toán, ta có thể giảm số nút
phải xử lý ở mỗi lớp đi mà chất lượng BER chỉ giảm đi một
lượng không đáng kể. Tại những lớp ở trên việc giữ lại số
lượng nút cao sẽ giúp chúng ta có thể tiệm cận phương pháp
ML, còn ở các lớp dưới việc lựa chọn chỉ một số lượng nút
nhỏ giúp tiết kiệm được tài nguyên phần cứng [16]. Từ những
phân tích trên, một kiến trúc giải mã cầu kiểu K-best được đề
xuất mang lại phẩm chất xấp xỉ như phương pháp ML với độ
phức tạp có thể thực thi được trên phần cứng Hình 2.
A. Layer processing Block (LPB)
Một khối khối xử lý này sẽ tính toán 4 giá trị bán kính có
thể có ứng với mỗi chiều trong vector nghiệm (4 nút với điều
chế 16-QAM) sau đó các giá trị này được tổng hợp lại và đưa
xuống lớp tiếp theo. Những lớp đầu tiên khối lượng tính toán
còn ít, tuy nhiên nó lại ảnh hưởng nhiều tới chất lượng của hệ Hình 3: Mô phỏng đánh giá chất lượng BER
thống. Do vậy thiết kế này tiến hành tính toán đầy đủ các
ISBN 978-604-80-5958-3 115
- Hội nghị Quốc gia lần thứ 24 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2021)
R y = [y1 , y2 , y3 ,..., y8 ]T
CLK
16 SD CELLs
4 SD CELLs 3 SD CELLs
1 SD CELL
COMPARATOR
REG PIPELINE
REG PIPELINE
REG PIPELINE
Sorting 256 - 4
SD
Sorting 64 - 3
SD SD SD
SD SD SD
SD SD
CELL
SD SD SD xˆ min
CELL
CELL CELL
CELL
CELL CELL
CELL
CELL
CELL CELL CELL
xˆ
r02
Level 8,7 Level 6,5 Level 4,3 Level 2,1
LAYER_ID
1 2 3 4 5 6 7 8 xˆ -- 1- - - -3
- - -1
- - -1 - 1- -3 - 3
- - - - - - - - - - - 33
xˆ 1- - - 33 -- - --
-- -- -- -- -- -- 3
xˆ - 33
-- -- -- -- -- --
- - - - - - - -
SYMBOL
SYMBOL SYMBOL -3 -1 1 3
-3 -1 1 3 -3 -1 1 3
Hình 4: Cấu trúc tổng thể của khối giải mã cầu
Trong suốt quá trình mô phỏng, chúng tôi xem xét một hệ mục đính dễ dàng áp dụng phép tính trên phần cứng (tránh
thống 4 × 4 MIMO, giả định rằng kênh là Rayleigh pha đinh các phép toán khai căn), trong thiết kế sẽ tính luôn giá trị bình
phẳng với môi trường tán xạ phong phú. Không gian giữa phương của bán kính. SD CELL là khối tính toán giải mã cầu
anten phát và anten thu đủ lớn. Kênh của đầu cuối nhận được quan trọng nhất trong thiết kế này Hình 6. Để đảm nhiệm tính
thực sự đã biết và có thể duy trì đồng bộ hóa chính xác. Các toán giải mã đồng thời cho hai lớp liên tiếp, theo sơ đồ giải
tham số kênh giữa mỗi ăng-ten là vectơ AWGN tương ứng với mã hình cây chúng ta cần tổng cộng 20 khối SDE, 4 khối cho
phương sai đơn vị và trung bình bằng 0. Các thông số mô lớp đầu tiên, 16 khối cho lớp thứ hai. SD CELL đơn giản là
phỏng được thể hiện trong Bảng 1.
Từ khảo sát phẩm chất BER của các phương pháp, ta thấy CLK SPHERE DECODING ELEMENT (SDE)
xˆ8
rằng phương pháp giải mã cầu được đề xuất tốt hơn nhiều so yˆ8,1
với các phương pháp như ZF, MMSE. Với các bộ (𝑚, 𝑛) thích
MUX
LAYER_ID
ym
hợp thuật toán giải mã cầu được đề xuất này xấp xỉ với phương yˆ8,4
SUM
pháp ML. Ta thấy rằng việc lựa chọn nhiều nghiệm hơn tại xˆ7
yˆ 7,1
lớp 4 và lớp 2 (𝑚, 𝑛 lớn) sẽ làm cho chất lượng của hệ thống xˆ m
REGISTER PIPELINE 2
REGISTER PIPELINE 1
MUX
SUM
tăng lên. Tuy nhiên sự đánh đổi giữa chất lượng và độ phức yˆ7,4
rm2
tạp của hệ thống cũng như tài nguyên để thực thi trên phần ( xˆ m−1 , rm2−1 )
SUM
SUB
Rm xˆm+1
SUB
cứng là không tương xứng. Ta nhận thấy hai cặp (𝑚, 𝑛) = yˆ m+1,1 X 2
MUX
(5,2) và (4,3) có chất lượng BER tương tự nhau và xấp xỉ
SUM
yˆ m+1,4 ym
với phương pháp ML. Việc lấy chỉ nhiều hơn một nghiệm tại rm2 xˆm
SUM
lớp 4 cũng đã làm cho các khối tính toán của hệ thống tăng lên yˆ m ,1
đáng kể trong khi lấy nhiều hơn một nghiệm tại lớp 2 sẽ tốn ít
MUX
yˆ m,4
khối tính toán hơn. Do đó để cân đối giữa các yếu tố này, ta sẽ
lựa chọn cấu hình (𝑚, 𝑛) = (4,3) để thiết kế trên phần cứng. Hình 5: Cấu trúc khối tính toán cơ bản SDE
IV. THIẾT KẾ TRÊN PHẦN CỨNG KHỐI GIẢI MÃ CẦU K-BEST SD CELL
FIRST LAYER SECOND LAYER
Từ những đề xuất về cấu trúc thực hiện khối giải mã cầu
ym+1 & ym xˆ m−1,0
đã được trình bày ở phần trước, dựa trên những phân tích
thống kê về đặc tính của nghiệm cũng như các phương pháp xˆ m,0 xˆ m,0 CLK
tìm nghiệm tối ưu. Phần này cụ thể hóa thiết kế khối giải mã
INPUT_
Rm+1 & Rm
xˆ m-1
SELECTOR
SDE_4
CLK rm2−1,0
xˆ m +1
cầu về mặt phần cứng, tập trung vào trình bày cấu trúc phần INPUT_
rm2,0
Rm
SELECTOR ym
SDE_0
rm2,0
cứng của khối giải mã cầu K-best trên nền tảng phần cứng
COMBINER
Rm+1
FPGA. ym+1
CLK rm2+1
REG
A. Cấu trúc các khối cơ bản xˆ m ,3 xˆ m−1,19
xˆ m+1
Kiến trúc từng khối trong hệ thống áp dụng kiến trúc 2
rm-1
xˆ m+1 CLK
xˆ m ,3 CLK
pipeline nên các khối chức năng điều khiển sẽ được đơn giản INPUT_
SELECTOR
rm2,3 INPUT_
SELECTOR
SDE_3
SDE_19
hóa, thêm vào đó khối phần tử tính toán cơ bản sẽ được tối ưu Rm+1 Rm
rm2−1,19
2
cho từng lớp. r
m+1 ym+1 r2
m ,3
ym
rm2+1
Phần tử tính toán cơ bản (Sphere Decoder Element – SDE)
Hình 5 thực hiện tính giá trị bán kính cầu mới công thức (11),
Hình 6: Cấu trúc khối tính toán CELL
đó là phép tính cơ bản nhất của thuật toán giải mã cầu. Nhằm
ISBN 978-604-80-5958-3 116
- Hội nghị Quốc gia lần thứ 24 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2021)
sự ghép nối các khối SDE lại với nhau theo đúng sơ đồ giải chiếm một lượng nhỏ trên tổng khối lượng mà những chip
mã hình cây, trong đó sự tổ hợp các dữ liệu đầu ra của từng này mang lại.
khối SDE tạo thành các luồng dữ liệu mới được sử dụng cho
lớp tiếp theo, đồng thời xác định các tổ hợp nghiệm đúng C. Đánh giá thông lượng của thiết kế
bằng cách xét các giá trị bán kính cầu mới từ các SDE. Bộ giải mã cầu K-best được đề xuất có kiến trúc pipeline
không hoàn toàn. Với tần số clock cực đại có thể đạt là 𝑓𝑐𝑙𝑘 =
Thiết kế tổng thể của bộ giải mã cầu K-best Hình 4 cấu 440 𝑀𝐻𝑧 thông lượng của khối giải mã cầu K-best được đề
thành từ các khối chức năng thành phần bao gồm: Khối tính xuất đạt được là:
toán giải mã cầu CELL; khối sắp xếp và lựa chọn nghiệm
Sorting. Chúng được sắp xếp nối tầng với nhau theo kiến trúc
𝑓𝑐𝑙𝑘 440.106
pipeline, theo hình ta có thể thấy các khối tính toán và các 𝑇= × 16(𝑏𝑖𝑡) = × 16(𝑏𝑖𝑡) = 1.76(𝐺𝑏𝑝𝑠)
khối chọn nghiệm tạo thành bốn giai đoạn tính toán, mỗi giai 4 4
đoạn tính toán được phân biệt với nhau bởi các thanh ghi và
khối kết hợp và lựa chọn và lựa chọn nghiệm. Sau khi các Với thông lượng đạt 1.76 (𝐺𝑏𝑝𝑠) khối giải mã cầu
khối CELL hoàn tất 4 giai đoạn tính toán, khối so sánh được đề xuất này có thể tiệm cận các tiêu chuẩn về tốc độ của
COMPARATOR lựa chọn trong số các tổ hợp nghiệm được các hệ thống thông tin di động mới nhất như LTE, 4G
đưa vào so sánh nghiệm tốt nhất, đó chính là nghiệm của toàn Advanced. Độ trễ đáp ứng của thiết kế phụ thuộc vào số lớp
bộ quá trình giải mã. thanh ghi của kiến trúc pipeline, cụ thể trong thiết kế này có
26 lớp thanh ghi pipeline với chu kỳ chốt dữ liệu là bốn xung
B. Tổng hợp thiết kế trên Vivado clock. Với tần số clock cực đại là 𝑓𝑐𝑙𝑘 = 440 𝑀𝐻𝑧 thời gian
Qua tổng hợp thiết kế trên phần mềm Vivado kiến trúc trễ đáp ứng của khối giải mã là:
của khối giải mã cầu K-best trên một số loại chip Hình 7, ta
4 4
nhận thấy rằng tài nguyên chiếm dụng của thiết kế là tương 𝐿𝑎𝑡𝑒𝑛𝑐𝑦 = × 26 = × 26 = 236.36 (𝑛𝑠)
𝑓𝑐𝑙𝑘 440.106
LUT DSP FLIP FLOP LUTRAM MAX FREQ D. Đánh giá chất lượng BER của thiết kế
100% 500
440
Từ kết quả khảo sát Hình 9, đường cong BER của kiến
83% trúc mà bài báo đề xuất tốt hơn đáng kể đáng phương pháp
80% 400 giải mã cầu trong các công trình [18], [19], [20], [21] và gần
Clock frequency (MHz)
đường ML nhất khi xét cùng một mô hình hệ thống 4 × 4
Hardware resources
65%
60% 55% 57% 268 300 MIMO 16-QAM. Với kiến trúc sử dụng các bộ lựa chọn với
241
sắp xếp toàn cục, và việc xử lý tối đa ở các lớp đầu độ phức
40% 37% 37% 200 tạp tính toán mặc dù có tăng như điều này là chấp nhận được
134 25% 25%
để đánh đổi với chất lượng BER của hệ thống. Với thiết kế
20% 17%
14% 100
này thì có thể đảm bảo được độ tin cậy khi truyền tin, có thể
6%
11%
6%
hạn chế việc sử dụng các bộ mã hóa kênh, bộ sửa sai ở máy
4% 2% 1% thu. Qua khảo sát này khẳng định thêm kiến trúc thuật toán
0% 0
xc7a200tifbg484-1L xc7k325tfbg676-3 xc7k480tffv1156-3 xcvu7p-flva2104-3-e giải mã cầu nhóm đề xuất có tính khả thi cao, có thể đáp ứng
FPGA chip được các yêu cầu về chất lượng mà các hệ thống thông tin
Hình 7: Khảo sát tài nguyên chiếm dụng của thiết kế trên một số chip
hiện nay yêu cầu.
Hình 8: Phân bổ tài nguyên trên chip xcvu7p-flva2104-3-e Hình 9: So sánh chất lượng BER với các công trình nghiên cứu khác
đối lớn, đối với những chip có dung lượng nhỏ thiết kế gần E. Đánh giá độ phức tạp tính toán
như chiếm toàn bộ tài nguyên. Đối với những chip tầm trung Mặc dù phương pháp giải mã cầu có độ phức tạp thấp hơn
hay cao cấp thì vấn đề này sẽ không đáng quan ngại do nó chỉ phương pháp ML nhưng để thực hiện trên phần cứng chuyên
ISBN 978-604-80-5958-3 117
- Hội nghị Quốc gia lần thứ 24 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2021)
dụng ta cần phải tiếp tục tối ưu về mặt giải thuật nhằm giảm Transactions on Information Theory, vol. 49, pp. 2389-2402, Oct.
độ phức tạp hơn nữa. Bản thân phương pháp giải mã cầu lý 2003.
thuyết có độ phức tạp không cố định, nó phụ thuộc mạnh vào [5] U. Fincke, M. Pohst, "Improved methods for calculating vectors of
short length," Mathematics of Computation, 1985.
sự phân bố các nút hợp lệ ở từng lớp giải mã. Về mặt lý thuyết
độ phức tạp của phương giáp giải mã cầu càng lớn khi phải [6] D. Wubben, R. Bohnke, V. Kuhn, and K.-D. Kammeyer, "MMSE
extension of V-BLAST based on sorted QR decomposition," in Proc.
xử lý càng nhiều nút hợp lệ. Độ phức tạp được thể hiện bằng IEEE 58th Vehicular Technology Conference (VTC), vol. 1, no. 1, p.
tài nguyên chiếm dụng của thiết kế thi ta thực thi trên phần 508–512, Oct. 2003..
cứng chuyên dụng mà cụ thể là FPGA ở trong bài báo này. [7] M. Pohst, "On the computation of lattice vectors of minimal length,
Độ phức tạp của kiến trúc khối giải mã cầu đề xuất được đánh successive minima and reduced bases with applications," SIGSAM
giá thông qua số lượng khối SDE trong thiết kế vì mỗi khối Bull., vol. 15, no. 1, pp. 37-44, 1981.
SDE được sử dụng để xử lý một nút hợp lệ. Khác với phần [8] X. Jun, G. Diyuan and W. Zengye, "Research of Improved Sphere
Decoding Algorithm," 2019 Chinese Control And Decision
mềm, khi thiết kế trên phần cứng chúng ta cần phải bố trí số Conference (CCDC),, pp. 1043-1047,, 2019.
lượng cố định phần tử giải mã cho từng nút. Trong trường
[9] P. Tsai, W. Chen, X. Lin and M. Huang, "A 4×4 64-QAM reduced-
hợp tổng quát với phương pháp giải mã cầu lý thuyết chúng complexity K-best MIMO detector up to 1.5Gbps," Proceedings of
ta cần tới ∑8𝑖=1 4𝑖 = 87380 khối SDE để có thể đạt đến BER 2010 IEEE International Symposium on Circuits and Systems, pp.
của ML, đó là một con số quá lớn mà không có chip FPGA 3953-3956, 2010.
nào có thể đáp ứng được ở thời điểm hiện tại. Để giảm độ [10] B. Shim and I. Kang, "Sphere Decoding With a Probabilistic Tree
phức tạp tính toán, thiết kế khối giải mã cầu đã giới hạn số Pruning," IEEE Transactions on Signal Processing,, vol. 56, pp. 4867-
4878, Oct. 2008.
lượng nút hợp lệ được xử lý ở từng lớp dựa vào các phân tích
[11] K.-W. Wong, C.-Y. Tsui, R. S.-K. Cheng, and W.-H. Mow, "A VLSI
thống kê. Cùng với cách lựa chọn nút hợp lệ tối ưu mà số Architecture of a K-Best Lattice Decoding Algorithm for MIMO
lượng khối SDE cần sử dụng giảm xuống chỉ còn 480, điều Channels," in Proc. IEEE International Symposium on Circuits and
này tương đương với giảm khối lượng tính toán cũng như độ Systems (ISCAS), vol. 3, no. 1, p. 273–276, 2002.
phức tạp xuống 180 lần. Đổi lại BER của khối giải mã cầu [12] B. Hassibi and H. Vikalo, "On the expected complexity of sphere
kém hơn so với ML (theo các phân tích ở Hình 3 và Hình 9) decoding," in Proc. Thirty-Fifth Asilomar Conference on Signals,
Systems and Computers, vol. 2, p. 1051–1055, Nov. 2001.
nhưng vẫn vượt trội hơn so với các phương pháp tuyến tính.
[13] H. Fang, L. Ge and G. Zhu, "An improved radius adaptive K-Best
Khi thực thi thuật toán giải mã cầu trên phần cứng chúng ta
algorithm for MIMO system," 2014 IEEE International Conference
phải cân nhắc giữa ba yếu tố chính là thông lượng, độ phức on Progress in Informatics and Computing, pp. 562-566, 2014.
tạp và tỷ lệ lỗi bit. Các yếu tố này tác động qua lại lẫn nhau [14] Minh-Thuong Nguyen, Xuan-Nam Tran, Vu-Duc Ngo, Quang-Kien
và cần được cân bằng để thiết kế phần cứng có tính khả thi Trinh, Duc-Thang Nguyen, Tien-Anh Vu, "An Analysis of Valid
cao và đáp ứng được các chỉ tiêu thiết kế cụ thể. Nodes Distribution for Sphere Decoding in the MIMO Wireless
Communication System," Journal of Research and Development on
V. KẾT LUẬN Information and Communication Technology, vol. 2021, pp. 97-104,
2021.
Bộ giải mã cầu K-best cung cấp sự cân bằng hiệu suất-độ [15] Ibrahim A, Bello, Basel Halak, Mohammed El-Hajjar, Mark
phức tạp, làm cho chúng phù hợp với việc triển khai phần cứng Zwolinski, "VLSI Implementation of a Fully-Pipelined K-Best
của hệ thống truyền thông MIMO. Trong bài báo này, chúng MIMODetector with Successive Interference Cancellation," in
tôi đã thực thi bộ giải mã cầu với chất lượng xấp xỉ với bộ giải Circuits Systems and Signal Processing, 2019.
mã ML về tỷ lệ lỗi bit. Các kết quả bước đầu trong thiết kế [16] P. Tsai, W. Chen, X. Lin and M. Huang, "A 4×4 64-QAM reduced-
này cho thấy tính khả thi của thiết kế các khối tăng tốc giải mã complexity K-best MIMO detector up to 1.5Gbps," Proceedings of
trên FPGA. Phương pháp này cũng có thể được mở rộng để 2010 IEEE International Symposium on Circuits and Systems, pp.
3953-3956, 2010.
đáp ứng nhu cầu ngày càng tăng của các tiêu chuẩn truyền
thông không dây trong tương lai. Những kết quả này cho thấy [17] M. Ouyang, "Sorting sixteen numbers," 2015 IEEE High Performance
Extreme Computing Conference (HPEC), pp. 1-6, 2015.
cần có sự những nghiên cứu sâu hơn để có thể đẩy thông lượng
[18] W. Fan, Y. Liu, Z. Wang and X. Mao, "A new dynamic K-best SD
hệ thống cũng như chất lượng lên cao hơn nữa để có thể ứng
algorithm for MIMO detection," 2014 Sixth International Conference
dụng thực tế. on Wireless Communications and Signal Processing (WCSP), pp. 1-
5, 2014.
TÀI LIỆU THAM KHẢO
[19] Umamaheshwar Soma, Anil Kumar Tipparti, Srinivasa Rao
Kunupalli, "Performance Analysis of K-Best Sphere Decoder
[1] A. Goldsmith, S. A. Jafar, N. Jindal and S. Vishwanath, "Capacity Algorithm for Spatial Multiplexing MIMO Systems," International
limits of MIMO channels," IEEE Journal on Selected Areas in Journal of Pure and Applied Mathematics, vol. 114, pp. 97-107, 2017.
Communications, vol. 21, pp. 684-702, June 2003. [20] X. Mao, S. Ren and H. Xiang, "Layer reduced K-best sphere
[2] Zekry, Abdelhalim, "FPGA Implementation of Sphere Detector for decoding," 2011 International Conference on Wireless
Spatial Multiplexing MIMO System," International Journal of Communications and Signal Processing (WCSP), pp. 1-4, 2011.
Electronics and Telecommunications, vol. 65, p. 245–252, 219. [21] H. Fang, L. Ge and G. Zhu, "An improved radius adaptive K-Best
[3] Trần Xuân Nam, Lê Minh Tuấn, Xử lý tín hiệu không gian thời gian, algorithm for MIMO system," 2014 IEEE International Conference
Hà Nội: Nhà xuất bản Khoa học và kỹ thuật, 2013. on Progress in Informatics and Computing, pp. 562-566, 2014.
[4] M. O. Damen, H. El Gamal and G. Caire, "On maximum-likelihood
detection and the search for the closest lattice point," IEEE
ISBN 978-604-80-5958-3 118
nguon tai.lieu . vn
