Xem mẫu
- ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ, ĐẠI HỌC ĐÀ NẴNG, VOL. 18, NO. 4.1, 2020 29
THIẾT KẾ NGUỒN ĐIỆN ÁP THAM CHIẾU BANDGAP CÔNG SUẤT THẤP
SỬ DỤNG CÔNG NGHỆ CMOS 28NM
DESIGNING LOW-POWER BANDGAP REFERENCE VOLTAGE SUPPLY
USING THE CMOS 28NM TECHNOLOGY
Nguyễn Đức Huy, Nguyễn Kim Ánh
Trường Đại học Bách khoa - Đại học Đà Nẵng; ndhuy0411@gmail.com; nkanh@dut.udn.vn
Tóm tắt - Khối tham chiếu Bandgap là một thành phần cơ bản, Abstract - The Bandgap reference block is a fundamental
đóng vai trò thiết yếu trong nhiều thiết kế mạch tương tự và mạch component, which plays an essential role in many analog and digital
số hiện nay. Chức năng quan trọng nhất của khối tham chiếu là tạo circuit designs. The most important feature of the reference block is to
ra điện áp hoặc dòng điện một chiều có giá trị cố định, ít bị phụ generate a constant-value voltage or a direct current which is least
thuộc nhất vào sự biến đổi của mạch do nhiễu, sự thay đổi về điện dependent on the variation of the circuit caused by noises, changes
áp nguồn cấp và biến thiên của nhiệt độ trong các điều kiện hoạt in voltage supply and temperature variation under different operating
động khác nhau của mạch. Bài báo đề xuất một cấu trúc mạch conditions of the circuit. This article proposes a low-power Bandgap
tham chiếu Bandgap công suất thấp, được thực hiện trên công reference structure, implemented through the CMOS 28nm
nghệ CMOS 28nm, hoạt động ổn định trong một dải điện áp nguồn technology, which operates stably in a supply voltage range from 1.1
từ 1,1 tới 2V với hệ số khử nhiễu nguồn 54dB. Vi mạch tạo giá trị to 2V with an PSRR of 54dB. This circuit generates an output
điện áp tham chiếu đầu ra 0,6V và đạt được hệ số phụ thuộc nhiệt reference voltage value of 0.6 V and achieves a temperature
độ nhỏ hơn 10ppm/°C trong dải nhiệt độ hoạt động từ -40°C tới coefficient below 10ppm/°C in the operating temperature range from -
105°C. Dưới điện áp nguồn 1,2V, mạch tiêu thụ dòng chỉ 2,87µA, 40°C to 105°C. Under the 1.2V supply voltage, the circuit consumes
cho ra công suất tiêu thụ 3,46µW. only 2.87µA, yielding a consumption power of 3.46µW.
Từ khóa - CMOS; bandgap; điện áp tham chiếu; công suất thấp Key words - CMOS; bandgap; voltage reference; low-power
1. Đặt vấn đề dòng, bộ nhớ Flash, DRAM, các bộ chuyển đổi điện áp, ...
Ngày nay, ngành công nghiệp vi mạch vẫn đang phát [5], [6]. Đối với thiết kế trong bài báo, điện áp tham chiếu
triển vô cùng mạnh mẽ. Xu hướng chung trên thế giới hiện một chiều tạo ra sẽ được ứng dụng trong bộ chuyển đổi tín
nay là phát triển tích hợp hệ thống phần cứng với các chức hiệu tương tự sang tín hiệu số (ADC), tích hợp trong các vi
năng khác nhau và các ứng dụng trên một vi mạch (với mạch cảm biến sử dụng công nghệ CMOS 28nm.
thuật ngữ là system-on-a-chip và được viết tắt là SoC) có Trong đó, điện áp tương tự đầu vào được so sánh với một
tốc độ xử lí cao nhưng vẫn phải đảm bảo công suất và điện số mức điện áp tham chiếu để xác định giá trị chuyển đổi
năng tiêu thụ càng thấp càng tốt [1]. Vì vậy, những công ty tương ứng.
đi đầu trong việc sản xuất vi mạch trên thế giới như: Mục tiêu của bài báo này sẽ tập trung trong việc nghiên
TSMC, Samsung, Intel, … luôn tìm cách phát triển các quy cứu, tính toán và mô phỏng chi tiết một cấu trúc hoàn chỉnh
trình sản xuất ngày càng thu nhỏ hơn để có thể tối ưu kích của vi mạch Bandgap để có thể đáp ứng được các đặc điểm
thước, hiệu năng của vi mạch [2]. kĩ thuật như sau: Áp dụng công nghệ CMOS 28nm, điện
Trên một hệ SoC, các mạch tín hiệu tương tự và mạch áp nguồn cấp 1.1 tới 2V, điện áp tham chiếu đầu ra
số được sắp xếp trong các khối khác nhau để thực hiện các 600mV, hoạt động ổn định trong dải nhiệt độ từ -400C tới
chức năng cụ thể. Với cấu trúc kiểu này cho phép chúng 1050C. Mạch này có khả năng tạo ra được một giá trị điện
hoạt động cùng nhau để tạo ra những chức năng mong áp tham chiếu ổn định và kháng nhiễu cao. Ngoài ra, để vi
muốn của hệ thống. Với việc tích hợp các mô-đun chức mạch có thể hoạt động tốt trong dải điện áp rộng lên tới 2V,
năng khác nhau (ví dụ như mạch tần số vô tuyến RF, mạch thiết kế sử dụng loại mosfet “1,8V Underdrive 1,2V” từ
nguồn, các mạch kĩ thuật số tần số cao, … trên cùng một vi tiến trình CMOS 28nm của TSMC. Loại mosfet này đảm
mạch), hiệu năng của toàn hệ thống trên vi mạch có thể bị bảo cho thiết kế có khả năng vận hành trong dải điện áp
tác động rất lớn bởi nhiễu của điện áp nguồn cung cấp [3]. rộng, đáp ứng được yêu cầu đặt ra.
Vì vậy, việc tạo ra một điện áp tham chiếu ổn định là một
2. Mạch tham chiếu Bandgap trong công nghệ CMOS
nhiệm vụ thiết yếu trong các ứng dụng SoC hiện nay.
2.1. Điện áp Bandgap
Khối tham chiếu là một trong những khối quan trọng
nhất trong các vi mạch yêu cầu hiệu suất cao. Chức năng Trong vật liệu bán dẫn sẽ tồn tại 3 dải năng lượng khác
cơ bản của nó là tạo ra điện áp hoặc dòng điện một chiều nhau: dải hóa trị, dải dẫn và dải cấm. Mối quan hệ giữa
có giá trị cố định, ít bị phụ thuộc nhất vào sự biến đổi của chúng được trình bày trong Hình 1 [7].
mạch do nhiễu, sự thay đổi về nguồn cung cấp và nhiệt độ Điện áp Bandgap là sự sai khác về năng lượng giữa dải
trong quá trình hoạt động [4]. hóa trị và dải dẫn, kí hiệu là Eg và được đo bằng đơn vị eV.
Điện áp tham chiếu được sử dụng rộng rãi trong các hệ Sự phụ thuộc vào nhiệt độ của Eg được biểu diễn qua công
thống truyền thông, hệ thống thu thập dữ liệu cũng như một thức sau:
số hệ thống kĩ thuật số. Một số ứng dụng có thể được kể 𝐸𝑔 (𝑇) = 1,170 −
4,73×10−4 𝑇 2
(1)
đến như các nguồn điện áp phân cực một chiều, nguồn 𝑇+636
- 30 Nguyễn Đức Huy, Nguyễn Kim Ánh
Từ công thức (1) cho thấy, điện áp Bandgap biến thiên Trong đó, VEB1, VEB2 là giá trị điện áp giữa 2 cực E và
rất ít theo nhiệt độ và có giá trị gần như là hằng số. B của BJT Q1 và Q2; 𝐼𝑆1 và 𝐼𝑆2 là dòng điện bão hòa của BJT
Thiết kế điện áp tham chiếu Bandgap nghĩa là sử dụng Q1 và Q2 (𝐼𝑆2 = 𝑁𝐼𝑆1 ).
công nghệ bán dẫn để tạo ra đại lượng điện áp mang đặc Suy ra giá trị điện áp tham chiếu:
tính của Eg, từ đó đạt được mục tiêu tạo ra điện áp không 𝑅2 𝑅2 𝑁 𝑅2
𝑉𝑅𝐸𝐹 = 𝑉𝐸𝐵1 + 𝛥𝑉𝐸𝐵 = 𝑉𝐸𝐵1 + 𝑉𝑇 ln( ) (4)
phụ thuộc vào sự thay đổi của nhiệt độ trong quá trình hoạt 𝑅3 𝑅3 𝑅1
động [10]. Trong công nghệ CMOS, điện áp tham chiếu Trong mạch này, điểm Y được nối với Vin- của
Bandgap được tạo ra dựa trên ý tưởng kết hợp hai đại lượng OP-AMP, nên khi điện áp tại Y tăng cao hơn điện áp tại X
điện áp có đặc tính phụ thuộc theo nhiệt độ đối lập nhau: sẽ làm cho VREF giảm, dẫn tới làm giảm dòng điện qua hai
một đại lượng tỉ lệ thuận với nhiệt độ (PTAT) và một đại nhánh. Điện trở R3 sẽ làm cho điện áp tại Y giảm nhanh
lượng tỉ lệ nghịch với nhiệt độ (CTAT) với mục đích tạo ra hơn tại X. Cuối cùng, kết quả là hai điểm điện áp X và Y
điện áp đầu ra có hệ số phụ thuộc vào sự thay đổi của nhiệt là trở về giá trị bằng nhau.
độ gần như bằng không [8]. Vậy, OP-AMP được sử dụng để duy trì mức điện áp bằng
nhau giữa các điểm điện áp cần thiết và cung cấp sự phản
hồi để duy trì dòng điện cố định và ít bị biến thiên theo sự
thay đổi của điện áp nguồn cung. Một OP-AMP có hệ số
khuếch đại tốt sẽ giúp cho việc đảm bảo giá trị điện áp rơi
trên điện trở chính xác bằng 𝛥𝑉𝐸𝐵 giữa 2 BJT Q1 và Q2.
Giá trị điện áp đồng pha đầu vào đóng vai trò quan trọng
trong việc thiết kế cấu trúc và thông số mạch OP-AMP.
Trong mạch Bandgap, giá trị này được xác định bởi VEB
của BJT, có giá trị khoảng 650 đến 700 mV.
Tuy nhiên, cấu trúc mạch này tồn tại hai nhược điểm đó
là: (1) đầu vào của OP-AMP sẽ tồn tại điện áp bù (Voffset)
Hình 1. Cấu trúc năng lượng điện tử trong chất bán dẫn
khác 0, giá trị này sẽ tạo ra sai lệch ở điện áp đầu ra;
2.2. Mạch tham chiếu Bandgap cơ bản (2) Đầu ra của OP-AMP sẽ tồn tại một giá trị trở kháng.
Cấu trúc của mạch tham chiếu Bandgap được đề xuất bởi 2.3. Góc thiết kế (Design corner)
Kujik [9] cơ bản sẽ bao gồm: OP-AMP, 2 transistor BJT và
Các tác động trong quá trình sản xuất cũng như sự thay
3 điện trở. Trong đó, các transistor BJT được mắc nối để hoạt
đổi của các điều kiện môi trường tạo nên các vùng hoạt
động như các diode và được trình bày như trong Hình 2.
VDD
động khác nhau của transistor, gồm có: Vùng điển hình
(typical), vùng nhanh (fast), vùng chậm (slow) [7].
Thuật ngữ “góc thiết kế” ý muốn nói đến những góc
hoạt động trong một không gian thiết kế tưởng tượng bao
R1 R2 quanh các vùng hoạt động của mạch (Hình 3).
Y - VREF
A Nếu chỉ thiết kế mạch cho các MOSFET hoạt động ở
X + vùng điển hình, thì khi sản xuất ra mạch thực tế, hiệu suất
của mạch có thể bị giảm đi rất nhiều ở các góc còn lại của
VT ln(N)
R3 không gian thiết kế. Vì vậy, khi thiết kế vi mạch bán dẫn,
cần phải mô phỏng ở tất cả các góc thiết kế để đảm bảo
mạch hoạt động ổn định trong tất cả các trường hợp.
Q1 Q2
1:N
Hình 2. Mạch Bandgap được đề xuất bởi Kujik
Hai BJT Q1 và Q2 được chọn sao cho BJT Q2 có diện
tích cực phát lớn gấp N lần BJT Q1. Ta có:
𝐼 𝐼
𝑉𝐸𝐵1 = 𝑉𝑇 ln ( 𝑅1 ) ; 𝑉𝐸𝐵2 = 𝑉𝑇 ln ( 𝑅2 ) (2)
𝐼𝑆1 𝐼𝑆2
Điện áp đầu vào của OP-AMP là Vx và Vy được duy trì Hình 3. Góc thiết kế của MOSFET
cùng mức điện áp. Vậy, điện áp qua điện trở R3 được xác 3. Đề xuất thiết kế mạch tham chiếu Bandgap
định như sau:
𝐼𝑅1 𝐼𝑆2 Bài báo đề xuất một cấu trúc mạch tham chiếu Bandgap
𝛥𝑉𝐸𝐵 = |𝑉𝐸𝐵1 − 𝑉𝐸𝐵2 | = 𝑉𝑇 ln ( ) gồm có 4 thành phần chính được trình bày trong Hình 4,
𝐼𝑆1 𝐼𝑅2
𝑅2 gồm: Mạch lõi tạo điện áp tham chiếu (Bandgap core),
𝛥𝑉𝐸𝐵 = 𝑉𝑇 ln 𝑁 (3) mạch OP AMP, mạch Start-up và mạch Trimming.
𝑅1
- ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ, ĐẠI HỌC ĐÀ NẴNG, VOL. 18, NO. 4.1, 2020 31
Hình 4. Thiết kế của mạch tham chiếu Bandgap hoàn chỉnh
3.1. Mạch lõi 𝑉𝐸𝐵1 − 𝑉𝐸𝐵2 𝛥𝑉𝐸𝐵 𝑉𝐸𝐵1
𝐼𝑅1 = = ; 𝐼𝑅2 =
Mạch lõi là thành phần quan trọng nhất trong mạch, có 𝑅1 𝑅1 𝑅2
tác dụng chính trong việc tạo ra giá trị điện áp tham chiếu 𝑉𝐸𝐵1 𝛥𝑉𝐸𝐵
đầu ra bằng cách kết hợp 2 giá trị điện áp PTAT và CTAT 𝐼𝑆𝑈𝑀 = + (5)
𝑅2 𝑅1
(như trình bày ở Mục 2.1). Các PMOS M1, M2, M3 được chọn để đảm bảo hoạt
Trong cấu trúc mạch Bandgap, sử dụng 𝑉𝐸𝐵 đóng vai động trong vùng bão hòa, kích thước của các PMOS bằng
trò là điện áp CTAT và giá trị 𝛥𝑉𝐸𝐵 là điện áp PTAT. nhau đảm bảo cho dòng qua 3 nhánh của mạch bằng nhau.
𝑉𝐸𝐵1 𝛥𝑉𝐸𝐵
=> 𝑉𝑅𝐸𝐹 = 𝑅3 ( + ) (6)
𝑅2 𝑅1
Để có thể lựa chọn các tham số thiết kế cho mạch lõi,
đầu tiên ta cần tính toán các giá trị VEB của transistor BJT
trong tiến trình 28nm với dòng qua BJT mong muốn là
200nA (dòng điện phù hợp với thiết kế công suất thấp, mà
vẫn đảm bảo phân cực đúng cho các transistor BJT), từ đó
suy ra hệ số nhiệt độ của các điện áp PTAT và CTAT.
Như vậy, sau khi tính toán được giá trị 𝑉𝐸𝐵 và 𝛥𝑉𝐸𝐵 ,
thay vào công thức (6) và kết hợp với mô phỏng để chọn
được giá trị R1 và R2 sao cho hệ số phụ thuộc nhiệt độ của
điện áp đầu ra VREF bằng 0 (zero TC), giá trị R3 quyết định
biên độ điện áp tham chiếu đầu ra mong muốn.
Hình 5. Cấu trúc mạch lõi Bandgap đề xuất bởi Leung [11]
Bảng 1. Tham số thiết kế mạch lõi Bandgap
Có thể nhận thấy ở mạch tham chiếu Bandgap cơ bản,
điện áp đồng pha đầu vào của OP AMP được xác định bởi Device Value
giá trị VEB của BJT Q1 (khoảng 650 đến 700 mV), điều này M1 1µm/2µm
không phù hợp với mục đích giảm điện áp nguồn tiêu thụ M2 1µm/2µm
cho mạch. Vì vậy, ở cấu trúc mạch đề xuất, bài báo sử dụng M3 1µm/2µm
cầu chia điện áp bao gồm 2 điện trở R2A1 và R2A2 thay cho
điện trở R2A (tương tự đối với điện trở R2B), từ đó giảm R1 592,9KΩ
được giá trị điện áp đầu vào của OP AMP. R2A1 = R2B1 2,4MΩ
Với 𝑅2 = 𝑅2𝐴 = 𝑅2𝐵 R2B1 = R2B2 1,2MΩ
=> 𝑅2 = 𝑅2𝐴1 + 𝑅2𝐴2 = 𝑅2𝐵1 + 𝑅2𝐵2 R3 1,75MΩ
Vậy, cần phải chọn các giá trị điện trở 𝑅2𝐴1 = 𝑅2𝐵1 và Q1 Emitter area=5x5
𝑅2𝐴2 = 𝑅2𝐵2 để đảm bảo điện áp đồng pha đầu vào của Q2 Emitter area=5x5, N=41
OP AMP 𝑉𝑖𝑛+ = 𝑉𝑖𝑛− . 3.2. Mạch OP AMP
Đối với cấu trúc mạch tham chiếu được đề xuất, ta lấy OP AMP là một mô-đun đóng vai trò quan trọng trong
tổng 2 dòng điện thay vì tổng 2 điện áp PTAT và CTAT cấu trúc mạch tham chiếu Bandgap. Với mục đích thiết kế
như mạch tham chiếu Bandgap thông thường. Trong đó, một cấu trúc mạch tham chiếu công suất thấp, bài báo chọn
một dòng điện tỉ lệ với điện áp PTAT (𝛥𝑉𝐸𝐵 ) và dòng còn sử dụng cấu trúc OP AMP tự phân cực, cấu trúc như vậy
lại tỉ lệ với điện áp CTAT (𝑉𝐸𝐵 ). sẽ giúp giảm bớt việc phải thêm vào các khối ngoại vi để
Từ mạch nguyên lí, ta tính ra được: tạo nguồn dòng cho mạch.
- 32 Nguyễn Đức Huy, Nguyễn Kim Ánh
Cấu trúc OP AMP được chọn là cấu trúc OTA đối xứng 3.3. Mạch Start-up
(Symmetrical operational transconductance amp), bao gồm Cấu trúc mạch tham chiếu Bandgap tồn tại hai điểm
một cặp đầu vào vi sai và ba gương dòng điện (current hoạt động: Điểm hoạt động thông thường sẽ tạo ra được giá
mirror). Ở cấu trúc OTA này, việc tự phân cực được thực trị điện áp tham chiếu đầu ra mong muốn; Điểm “0” có giá
hiện bởi một vòng phản hồi, OP AMP sẽ được phân cực trị đầu vào âm và dương của OP AMP bằng 0V, dẫn đến
bởi chính điện áp đầu ra (VO), cho khả năng kháng nhiễu không có dòng điện chạy trong lõi Bandgap và vì thế không
điện áp nguồn cao. Hơn nữa, vì có cấu trúc đối xứng nên tạo ra giá trị điện áp tham chiếu.
hai điện áp vi sai đầu vào sẽ được tải qua hai transistor
Mạch Start-up có vai trò hoạt động ở giai đoạn ban đầu,
giống hệt nhau và 2 cặp gương dòng điện MN1-MN3/
đưa mạch tham chiếu từ điểm “0” đến điểm vận hành thông
MN2-MN4 bằng nhau, nhờ đó giúp giảm thiểu tối đa điện
thường bằng cách tạo ra điện áp Vo cung cấp cho các PMOS
áp bù (offset voltage) của mạch.
trong lõi Bandgap hoạt động. Mạch được thiết kế sao cho ít
tác động nhất đến việc tạo ra điện áp tham chiếu của lõi và
đảm bảo tắt hoàn toàn sau khi điểm làm việc đã được thiết
lập bằng chính điện áp tham chiếu VREF phản hồi về.
Bảng 3. Tham số thiết kế
mạch Start-up
Device W/L (m)
M11 2µ/0,5µ
M12 2µ/0,8µ
Mcap1 5,835µ/0,2µ
Hình 6. Cấu trúc mạch OTA đối xứng
Các transistor trong mạch được chọn sao cho đảm bảo Hình 7. Cấu trúc mạch Start-up
luôn hoạt động trong vùng bão hòa để có thể sao chép chính
xác dòng điện giữa hai tầng của OP AMP. Từ đó, cấu trúc 3.4. Mạch Trimming
OTA đối xứng cho công thức tính độ lợi: Biên độ của điện áp tham chiếu đầu ra phụ thuộc vào
𝐺 = 𝐾 ∗ 𝑔𝑚𝑃1 ∗ (𝑟𝑜,𝑀𝑃5 ||𝑟𝑜,𝑀𝑁4 ) (7) giá trị điện trở R3. Trong quá trình sản xuất vi mạch hay
quá trình vận hành, giá trị điện trở có thể bị biến đổi theo
Trong đó: K là tỉ lệ dòng điện giữa hai tầng vào và ra sự biến thiên của nhiệt độ hay sự thay đổi các góc thiết kế
(𝑊⁄𝐿 )𝑀𝑁3
của OP AMP, 𝐾 = khác nhau. Vì vậy, bài báo đề xuất sử dụng một cấu trúc
(𝑊⁄𝐿 )𝑀𝑁1
mạch Trimming để tạo ra được giá trị điện trở chính xác
Điện áp đầu ra của OP AMP VO được kết nối với cực theo mong muốn. Các điện trở trong mạch được sắp xếp
cổng G của các transistor PMOS. Nên để PMOS có thể hoạt theo cấu trúc thang và được kết nối với 4 công tắc NMOS
động, giá trị của VO phải nhỏ hơn (𝑉𝑑𝑑 − 𝑉𝑇𝐻 ). Với điện chuyển mạch. Trong đó, tín hiệu đầu vào cho các NMOS
áp nguồn 1,2V, 𝑉𝑇𝐻 ≈ 0,5𝑉, suy ra OP AMP phải được chuyển mạch được giải mã từ tín hiệu số 4 bit. Như vậy sẽ
thiết kế sao cho giá trị đầu ra phải nằm trong khoảng tạo ra được dải 16 giá trị điện trở R3 khác nhau để chọn lựa
0,6 – 0,7V. Để cải thiện độ dự trữ pha của OP AMP, bài sử dụng phù hợp với từng điều kiện vận hành.
báo sử dụng phương pháp bù Miller: Gắn thêm 1 tụ bù
(Mcap) vào giữa đầu ra tầng 1 và tầng 2 của OP AMP.
Bảng 2. Tham số thiết kế mạch OP AMP
Device W/L (m)
MP1 1µ/0,5µ
MP2 1µ/0,5µ
MP3 3µ/2µ
MP4 1µ/2µ
MP5 1µ/2µ
MN1 1µ/2µ
MN2 1µ/2µ
MN3 1µ/2µ
MN4 1µ/2µ
Hình 8. Cấu trúc mạch Trimming 4 bits
- ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ, ĐẠI HỌC ĐÀ NẴNG, VOL. 18, NO. 4.1, 2020 33
Bảng 4. Tham số thiết kế mạch Trimming
Device W/L (m) Resistor Value (Ω)
M30 2µ/0,8µ R30 20K
M31 2µ/0,8µ R31 40K
M32 2µ/0,8µ R32 80K
M33 2µ/0,8µ R33 160K
R34 1,5944M
4. Kết quả mô phỏng
Layout mạch tham chiếu Bandgap được trình bày ở Hình 10. Điện áp tham chiếu theo sự thay đổi điện áp nguồn
Hình 9. Vi mạch Bandgap có kích thước tổng thể là
162,52μm x 71,74μm trên nền công nghệ CMOS 28nm.
Hình 11. Điện áp tham chiếu theo sự thay đổi điện áp nguồn
từ 1,1V tới 2V
Hình 9. Layout mạch tham chiếu Bandgap Hình 12. Điện áp tham chiếu theo nhiệt độ tại 1,2V Vdd
Kết quả mô phỏng ở Hình 10 cho thấy, sự biến thiên
của điện áp tham chiếu (VREF) theo điện áp nguồn cấp. Hình
11 chỉ rõ trong dải điện áp từ 1,1 đến 2V, giá trị điện áp
tham chiếu gần như là hằng số, chỉ thay đổi từ 599,15 đến
601mV => ∆VREF/supply voltage = 1,85mV, cho hệ số khử
∆𝑉
nhiễu nguồn 𝑃𝑆𝑅𝑅 = 20𝑙𝑜𝑔 (∆𝑉 𝑅𝐸𝐹 ) ≈ −54𝑑𝐵.
𝑠𝑢𝑝𝑝𝑙𝑦 𝑣𝑜𝑙𝑡𝑎𝑔𝑒
Hình 12 chỉ ra sự phụ thuộc của điện áp tham chiếu theo
nhiệt độ từ -400C tới 1050C tại giá trị điện áp nguồn cấp
điển hình 1,2V, giá trị VREF biến thiên từ 600,26 đến
600,65mV, cho hệ số phụ thuộc nhiệt độ:
1 VMAX − VMIN 1 600,65 − 600,26 Hình 13. Điện áp tham chiếu theo nhiệt độ tại
TC = = ≈ 4,5𝑝𝑝𝑚 các góc thiết kế khác nhau (@1,2V điện áp nguồn cấp)
VREF TMAX − TMIN 600 125 − (−40)
Mô phỏng tương tự với các giá trị điện áp nguồn còn lại
trong dải điện áp từ 1,1÷2V, kết quả tính toán được của giá
trị TC được trình bày trong Bảng 5. Tất cả giá trị TC đều nhỏ
hơn 10ppm, có thể kết luận rằng, mạch tham chiếu Bandgap
hoạt động ổn định trong dải điện áp nguồn từ 1,1 đến 2V.
Hình 13 và 14 cho kết quả mô phỏng sự phụ thuộc nhiệt
độ của điện áp tham chiếu tại 5 góc thiết kế khác nhau của
Mosfet (TT, SS, FF, SF, FS) lần lượt tại hai giá trị điện áp
nguồn cấp 1,2V và 2V. Có thể thấy khi điện áp nguồn cấp
tăng, sự biến thiên của điện áp tham chiếu theo góc thiết kế
tăng, nhưng trong dải điện áp hoạt động của mạch,
VREF chỉ thay đổi từ 6,3 đến 6,5mV, đáp ứng được yêu cầu Hình 14. Điện áp tham chiếu theo nhiệt độ tại
kĩ thuật đặt ra (khoảng 1%/góc thiết kế). các góc thiết kế khác nhau (@2V điện áp nguồn cấp)
- 34 Nguyễn Đức Huy, Nguyễn Kim Ánh
Bảng 5. Hệ số nhiệt độ của điện áp tham chiếu tại đầu ra chỉ biến thiên khoảng 1% trên toàn bộ góc thiết kế,
các giá trị điện áp nguồn cấp khác nhau đạt công suất tiêu thụ thấp 3,46μW.
VDD (V) VREF (mV) ∆VREF (mV) TC (ppm)
1,1 600,44 ÷ 601,16 0,72 8,3
TÀI LIỆU THAM KHẢO
1,2 600,26 ÷ 600,65 0,39 4,5 [1] Alhassan, Nashiru, Zekun Zhou, and Edgar Sánchez-Sinencio, "An
all-MOSFET voltage reference with− 50-dB PSR at 80 MHz for
1,3 599,88 ÷ 600,38 0,5 5,7 low-power SoC design", IEEE Transactions on Circuits and Systems
II: Express Briefs, vol 64(8), 2016, pp. 892-896.
1,4 599,53 ÷ 600,15 0,62 7,1
[2] Far, Ali, "A low supply voltage 2µW half bandgap reference in standard
1,5 599,25 ÷ 599,94 0,69 7,9 sub-µ CMOS", 2014 IEEE International Conference on Electronics,
1,6 599,00 ÷ 599,76 0,76 8,7 Computing and Communication Technologies (CONECCT), Indian
Institute of Science, Bangalore, India, IEEE, 6-7 Jan 2014, pp. 1-5.
1,7 598,82 ÷ 599,60 0,78 9 [3] Alhasssan, Nashiru, Zekun Zhou, and Edgar Sánchez Sinencio, "An
1,8 598,65 ÷ 599,46 0,81 9,3 all-MOSFET sub-1-V voltage reference with a—51–dB PSR up to
60 MHz", IEEE Transactions on Very Large Scale Integration
1,9 598,50 ÷ 599,33 0,83 9,5 (VLSI) Systems, vol. 25(3), 2016, pp. 919-928.
2 598,37 ÷ 599,22 0,85 9,8 [4] M. Silva Pereira, Joao E. N. Costa, M. Santos, J. Caldinhas, "A 1.1
A Voltage Reference Circuit With High PSRR and Temperature
Bảng 6 trình bày kết quả so sánh về hiệu suất đạt được Compensation", Conference on Design of Circuits and Integrated
của bài báo với những nghiên cứu đã có trên thế giới. Systems (DCIS), Portugal, 2015, pp. 1-5.
[5] Bolun Zhan, Xiaole Cui, Yifan Zhang, Chun Yang, Ying Xiao,
Bảng 6. Tổng hợp và so sánh các kết quả nghiên cứu
Xinnan Lin, "A 0.8V CMOS Bandgap Voltage Reference Design",
Tham khảo [12] [13] [14] Bài báo IEEE International Conference on Electron Devices and Solid-State
Circuits (EDSSC), Singapor, 2015, pp. 356-359.
Năm 2014 2015 2017 2020 [6] Z.-K. Zhou, "A 1.6-V 25-μA 5-ppm/°C curvature-compensated
Tiến trình 28nm 28nm 0,18µm 28nm bandgap reference”, IEEE Trans. Circuits Syst. I, vol. 59, no. 4,
2012, pp. 677-684.
VREF (mV) 500 600 893 600
[7] Neil H. E. Weste, D. M. Harris, CMOS-VLSI-design: A circuits and
Điện áp nguồn (V) 1,1 1,4 ÷ 5 1,1 ÷ 2 1,1 ÷ 2 systems perspective, Pearson, 2010.
Dòng tiêu thụ (A) N/A 2,5µ N/A 2,87µ [8] B. Razavi, "The Bandgap reference”, IEEE Solid-State Magazine,
vol. 8, no. 3, Summer 2016, pp. 9-12.
Công suất tiêu thụ (W) 500µ 3,5µ 0,55µ 3,46µ [9] K. Kuijk, "A precision reference voltage source”, Solid-State
Nhiệt độ min (°C) -40 -40 -30 -40 Circuits, IEEE Journal of, vol. 8, no. 3, 1973, pp. 222-226.
[10] B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-
Nhiệt độ max (°C) 125 105 80 105 Hill, 2001.
TC (ppm)
nguon tai.lieu . vn
