1. Trang Chủ
  2. Điện - Điện tử
  3. Giáo trình Lắp ráp mạch kỹ thuật số (Nghề: Cơ điện tử - Cao đẳng): Phần 2 - Trường CĐ nghề Kỹ thuật Công nghệ

Giáo trình Lắp ráp mạch kỹ thuật số (Nghề: Cơ điện tử - Cao đẳng): Phần 2 - Trường CĐ nghề Kỹ thuật Công nghệ

(NB) Giáo trình Lắp ráp mạch kỹ thuật số cung cấp cho người học những kiến thức như: Các quan hệ logic cơ bản và thông dụng; vi mạch số thông dụng; mạch tổ hợp; mạch tuần tự; mạch ghi dịch; mạch giao tiếp D/A, A/D. Mời các bạn cùng tham khảo tiếp nội dung phần 2 giáo trình. BÀI 5: MẠCH GHI DỊCH 1. Nguyên lý chung Thanh ghi còn gọi là bộ ghi dịch là các phần tử không thể thiếu được trong CPU, trong các hệ vi xử lý,…Nó có khả năng ghi giữ và dịch thông tin (sang phải hoặc sang trái). Bộ ghi dịch c

Thể loại Tài liệu miễn phí Điện - Điện tử

Số trang 54

Ngày tạo 4/5/2023 3:55:16 PM +00:00

Loại tệp PDF

Kích thước 1.28 M

Tên tệp

Tải Giáo trình Lắp ráp mạch kỹ thuật số (Nghề: Cơ điện... (.pdf)

Xem mẫu

  1. BÀI 5: MẠCH GHI DỊCH 1. Nguyên lý chung Thanh ghi còn gọi là bộ ghi dịch là các phần tử không thể thiếu được trong CPU, trong các hệ vi xử lý,…Nó có khả năng ghi giữ và dịch thông tin (sang phải hoặc sang trái). Bộ ghi dịch cấu tạo từ một dãy phần tử nhớ đơn bit (trigơ) được mắc liên tiếp với nhau và một số cửa logic cơ bản hỗ trợ. Muốn ghi và truyền một từ nhị phân n bit ta cần n phần tử nhớ (n trigơ). Trong các bộ ghi dịch thường dùng các trigơ đồng bộ như trigơ RST, trigơ JK, trigơ D. Thông thường người ta hay dùng các trigơ D hoặc các trigơ khác nhưng mắc theo kiểu trigơ D để tạo thành các bộ ghi. 2. Phân loại - Ghi song song: Các bit của từ nhị phân được ghi đồng thời cùng một lúc vào bộ ghi. - Ghi nối tiếp: Các bit của từ nhị phân được đưa vào bộ ghi một cách tuần tự theo thứ tự của từ nhị phân. 2.1. Thanh ghi vào nối tiếp ra song dịch phải: Bộ ghi nối tiếp có thể dịch phải, dịch trái và cho ra song song hoặc ra nối tiếp. Trên hình 3.16 giới thiệu sơ đồ bộ ghi nối tiếp dịch phải có các lối ra song song và ra nối tiếp. Hình 5.1: Mach ghi dịch phải vào nói tiếp ra song song 73
  2. Đây là sơ đồ chỉ có lối vào nối tiếp, còn lối cả ra song song và ra nối tiếp. Khi cho một xung kim âm tác động vào lối vào xoá, các lối ra Q của cả 4 trigơ trong bộ ghi đều ở trạng thái 0. Muốn ghi ta phải đưa các bit thông tin nối tiếp về thời gian truyền lần lượt vào lối vào nối tiếp theo sự điều khiển đồng bộ của các xung nhịp. Cứ sau mỗi xung nhịp trạng thái của trigơ lại được xác lập theo thông tin lối vào D của nó. Trong sơ đồ hình 3.16 lối ra của trigơ trước lại được nối với vào lối vào D của trigơ sau nên sau mỗi lần có xung nhịp tác động trigơ sau lại nhận giá trị của trigơ đứng trước nó. Giả sử ta có 4 bit số liệu D1D2D3D4 được truyền liên tiếp tới lối vào của bộ ghi trong đó bit D4 đến trước nhất. Quá trình ghi thông tin diễn ra như sau: Xung nhịp Q1 Q2 Q3 Q4 0 0 0 0 0 1 D4 0 0 0 2 D3 D4 0 0 3 D2 D3 D4 0 4 D1 D2 D3 D4 Bảng 5-1 Sau 4 xung nhịp thì thông tin được nạp xong, muốn đưa dữ liệu ra ở các lối ra song song ta đặt mức 1 ở lối ‘Điều khiển ra”, lối ra của các cửa AND ở lối ra song song sẽ được xác lập theo trạng thái Q1, Q2, Q3, Q4 của các trigơ trong bộ ghi. Trong cách điều khiển dữ liệu ra song song này thông tin trong bộ ghi vẫn được duy trì. Để điều khiển dữ liệu ra nối tiếp, ta phải tác động một nhóm 4 xung nhịp ở lối vào CLK (điều khiển ghi). Sau 4 xung nhịp tác động 4 bit dữ liệu lần lượt được đưa ra khỏi bộ ghi. Như vậy, quá trình điều khiển ghi nối tiếp 4 bit mới cũng là quá trình đưa 4 bit dữ liệu cũ ra khỏi bộ ghi qua lối ra nối tiếp. 74
  3. 2.2. Thanh ghi vào nối tiếp ra song dịch trái: Bộ ghi nối tiếp dịch trái có các lối ra song song và lối ra nối tiếp được trình bày trên hình 3.17. Cấu trúc của bộ ghi này cũng tương tự như bộ ghi dịch phải hình 3.16 nó chỉ khác trật tự sắp xếp các trigơ trong bộ ghi. Trigơ 4 lại là trigơ đầu, trigơ 1 là trigơ cuối. Quá trình điều khiển xoá, điều khiển ghi vào và đưa dữ liệu ra hoàn toàn tương tự như bộ ghi dịch phải hình 3.16. Hình 5.2: Mạch ghi dịch trái vào nối tiếp ra song song Ví dụ: Ta có một chuỗi dữ liệu D1 D2 D3 D4 được truyền đến lối vào của bộ ghi theo trình tự bit D1 đến trước nhất. Quá trình ghi dịch 4 bit dữ liệu đối với bộ đếm này diễn ra như sau: Xung Q1 Q2 Q3 Q4 nhịp 0 0 0 0 0 1 0 0 0 D1 2 0 0 D1 D2 3 0 D1 D2 D3 4 D1 D2 D3 D4 Bảng 5-2 75
  4. 2.3. Thanh ghi vào song song ra song dịch trái: Hình 5.3: Mạch ghi dịch vào song song ra song song dịch trái Trong sơ đồ trên người ta thêm 1 mạch điều khiển ra dùng 4 cổng AND 2 lối vào. Hoạt động của sơ đồ như sau: Trước tiên dùng xung xoá CLR = 0 để xoá, lối ra Q1Q2Q3Q4 = 0000 Các số liệu cần ghi được đưa vào lối vào D1D2D3D4. Khi có xung điều khiển ghi đưa vào lối vào CLK, dữ liệu được nạp vào bộ nhớ song song và cho lối ra song song Q1Q2Q3Q4 = D1D2D3D4. Mỗi lối ra Q được đưa vào 1 lối vào của các cửa AND. Muốn cho dữ liệu ra thẳng lối ra thì lối “Điều khiển ra” phải bằng 1. Nếu chưa muốn cho dữ liệu ra lối ra thì để “Điều khiển ra” bằng 0. 3. Ứng dụng Thanh ghi dịch đóng vai trò cực kì quan trọng trong việc lưu trữ, tính toán số học và logic. Chẳng hạn trong các bộ vi xử lí, máy tính đều có cấu tạo các thanh ghi dịch; trong vi điều khiển (8051) cũng có các ghi dịch làm nhiều chức năng hay như trong nhân chia, ALU đã xét ở chương 2 ghi dịch cũng đã được đề cập đến. Ở đây không đi vào chi tiết mà chỉ nói khái quát ngắn gọn về ứng dụng của chúng. a. Lưu trữ và dịch chuyển dữ liệu 76
  5. Đây là ứng dụng cơ bản và phổ biến nhất của chúng. Ghi dịch n bit sẽ cho phép lưu trữ được n bit dữ liệu một thời gian mà chừng nào mạch còn được cấp điện. Hay nói cách khác dữ liệu khi dịch chuyển đã được trì hoãn một khoảng thời gian, nó tuỳ thuộc vào : – Số bit có thể ghi dịch (số tầng FF cấu tạo nên ghi dịch) – Tần số xung đồng hồ b.Tạo kí tự hay tạo dạng song điều khiển Ta có thể nạp vào ghi dịch, theo cách nạp nối tiếp hay song song, một mã nhị phân của một chữ nào đó (A, B, …) hay một dạng sóng nào đó. Sau đó nếu ta nối ngõ ra nối tiếp của ghi dịch vòng trở lại ngõ vào nối tiếp thì khi có xung ck các bit sẽ dịch chuyển vòng quanh theo tốc độ của đồng hồ. Cách này có thể điều khiển sáng tắt của các đèn (sắp xếp trên vòng tròn hay cách nào khác) Như mô phỏng sau là dạng sáng tắt của đèn led. Với tải cổng suất thì cần mạch giao tiếp công suất như thêm trans, rờ le, SCR,… đã nói ở chương 1 cũng sẽ được dùng. Cũng có thể tạo ra dạng sóng tín hiệu tuần hoàn cho mục đích thử mạch bằng cách này. Ta có thể thay đổi dạng sóng bằng cách thay đổi mã số nhị phân nạp cho ghi dịch, và thay đổi tần số xung kích ck được cấp từ mạch dao động ngoài từ 0 đến 200MHz tuỳ loại mạch ghi dịch. Hình 5.4: Tạo dạng sóng điều khiển bởi ghi dịch c.Chuyển đổi dữ liệu nối tiếp sang song song và ngược lại 77
  6. Các máy tính hay các bộ vi xử lí khi giao tiếp với nhau hay với các thiết bị ngoài thường trao đổi dữ liệu dạng nối tiếp khi giữa chúng có một khoảng cách khá xa. Ngoài cách dùng các bộ dồn kênh tách kênh ở 2 đầu truyền mà ta đã nói ở chương 2 thì ghi dịch cũng có thể được dùng. Các ghi dịch chuyển song song sang nối tiếp sẽ thay thế cho mạch dồn kênh và các ghi dịch chuyển nối tiếp sang song song sẽ thay thế cho mạch tách kênh. Bên cạnh ghi dịch, cũng cần phải có các mạch khác để đồng bộ, chống nhiễu, rò sai… nhằm thực hiện quá trình truyền nối tiếp hiệu quả. Hình 5.5: Truyền dữ liệu nối tiếp d. Bus truyền dữ liệu Bây giờ liệu với 8 đường dữ liệu song song vừa nhận được từ tách kênh đó (còn gọi là 1 byte), ta có thể dùng chung cho nhiều mạch được không? Sở dĩ có yêu cầu đó là vì trong máy vi tính có rất nhiều mạch liên kết với nhau bởi các đường dữ liệu địa chỉ gồm nhiều bit dữ liệu 8, 16, 32… mà ta đã biết đến nó với cái tên là bus. Vậy bus chính là các đường dữ liệu dùng chung cho nhiều mạch (chẳng hạn bus giữa các vi xử lí, các chíp nhớ bán dẫn, các bộ chuyển đổi tương tự và số,… Chỉ có một đường bus mà lại dùng chung cho nhiều mạch, do đó để tránh tranh chấp giữa các mạch thì cần phải có một bộ phận điều khiển quyết định cho phép mạch nào được thông với bus, các mạch khác bị cắt khỏi bus. Vậy ở đây thanh ghi hay các bộ đệm 3 trạng thái được dùng 78
  7. Hình dưới minh hoạ cho đường bus 8 bit nối giữa vi xử lí với bộ đếm 8 bit, bàn phím, và bộ 8 nút nhấn Hình 5.6:Bus dữ liệu Giả sử rằng cả thiết bị đều cần giao tiếp với vi xử lí, nhưng chỉ có một đường truyền nếu tất cả đồng loạt đưa lên thì có thể bị ảnh hưởng lẫn nhau giữa các dữ liệu, và thông tin nhận được là không chính xác. Do đó ở đây vi xử lí sẽ quyết định: chẳng hạn nó đặt ngõ OE1 cho phép bộ đếm cho mạch đếm đưa dữ liệu lên bus còn chân OE2 và OE3 ngưng làm dữ liệu từ bàn phím và nút nhấn bị ngắt (chờ) tức ngõ ra các bộ đệm hay thanh ghi 3 trạng thái ở trạng thái tổng trở cao. Tương tự khi vi xử lí cần giao tiếp với các mạch khác. Với tốc độ xử lí hàng trăm hàng ngàn MHz thì việc dữ liệu phải chờ là không đáng kể do đó giữa các thiết bị giao tiếp với nhau rất nhanh và dường như đồng thời. 4.Mạch ghi dịch TTL IC thanh ghi 74LS164, hình 5.7 79
  8. Hình 5.7 Thanh ghi 74LS164 Chúng ta đã được biết đến các loại FF. Chúng đều có thể lưu trữ (nhớ 1 bit) và chỉ khi có xung đồng bộ thì bit đó mới truyền tới ngõ ra (đảo hay không đảo). Bây giờ nếu ta mắc nhiều FF nối tiếp lại với nhau thì sẽ nhớ được nhiều bit. Các ngõ ra sẽ phần hoạt động theo xung nhịp ck. Có thể lấy ngõ ra ở từng tầng FF (gọi là các ngõ ra song song) hay ở tầng cuối (ngõ ra nối tiếp). Như vậy mạch có thể ghi lại dữ liệu (nhớ) và dịch chuyển nó (truyền) nên mạch được gọi là ghi dịch. Ghi dịch cũng có rất nhiều ứng dụng đặc biệt trong máy tính, như chính cái tên của nó: lưu trữ dữ liệu và dịch chuyển dữ liệu chỉ là ứng dụng nổi bật nhất Sơ đồ mạch điện hình 5.8 các đèn Led sẻ sáng từ Q0 đến Q7 Hình 5.8 80
  9. Sơ đồ thực tế hình 5.9 IC 74164 là một thanh ghi dịch 8 bit vào nối tiếp và song song, làm việc được ở tần số cao Hình 5.9  Nguyên lý mạch điện : Mạch điện được chia làm 4 khối chính như sau: - Khối nguồn gồm. Dòng điện 220V AC đưa vào biến thế T1 hạ áp thành 12V AC D1-D4 chỉnh lưu dòng điện AC thành dòng điện DC C1 tụ lọc DC IC 7805 ổn định điện áp chuẩn - Khối tạo xung vuông. IC 555 được thiết kế tạo ra mạch xung vuông , và biến trở dùng để điều chỉnh độ rộng xung .Ngõ ra được lấy từ chân số 3 cũa IC 555 - Khối quét Led (hay còn gọi là ghi dịch) Ngõ ra chân số 3 cũa IC 555 được đưa vào chân số 8 cũa IC 74LS164. Ngõ ra từ Q0-Q7 sẽ dịch chuyển (hay còn gọi là sáng dần) - Khối mạch đảo tín hiệu. Dùng BJT Q1 tín hiệu được đưa vào chân B và lấy ra chân C 81
  10. BÀI 6: MẠCH ĐẾM 1. Phân loại: Có 3 cách phân loại. + Căn cứ vào tác động của xung đầu vào người ta chia làm 2 loại - Bộ đếm đồng bộ: Bộ đếm đồng bộ có đặc điểm là xung clock đều được đưa đồng thời đến các FF. - Bộ đếm dị bộ: Bộ đếm dị bộ thì xung clock chỉ được đưa vào FF đầu tiên, còn các FF tiếp theo thì lấy tín hiệu tại đầu ra của FF phía trước thay cho xung clock. + Căn cứ vào hệ số đếm người ta phân chia thành các loại: - Bộ đếm nhị phân. - Bộ đếm thập phân. - Bộ đếm n phân. Nếu gọi n là số ký số trong mã nhị phân (tương ứng với số FF có trong bộ đếm) thì dung lượng của bộ đếm là n = 2n . đối với bộ đếm thập phân thì n = 10 là trường hợp đặc biệt của bộ đếm n phân. n là dung lượng của bộ đếm hoặc có thể nói là độ dài đếm của bộ đếm, hoặc hệ số đếm. + Căn cứ vào số đếm tăng hay giảm dưới tác dụng của xung đầu vào người ta chia ra làm 3 loại: - Bộ đếm thuận (up counter) - Bộ đếm nghịch (down cuonter) - Bộ đếm thuận nghịch.(up/down) 2. Cấu tạo và nguyên lý làm việc Đếm là khả năng nhớ được số xung đầu vào; mạch điện thực hiện thao tác đếm gọi là bộ đếm. số xung đếm được biểu diễn dưới các dạng số nhị phân hoặc thập phân. đếm là một thao tác rất quan trọng, được sử dụng rất rộng rãi trong thực tế, từ các thiết bị đo chỉ thị số đến các máy tính điện tử số. bất kỳ hệ thống số hiện đại nào cũng có bộ đếm. 82
  11. 2.1. Mạch đếm lên không đồng bộ: a. Sơ đồ mạch: Hình:6.1: Sơ đồ mạck đếm lên không đồng bộ b. Bảng trạng thái: Bảng 6.1 Xung nhịp QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 83
  12. 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 c. Nguyên lý: Như ký hiệu trên sơ đồ, muốn xoá ta để pr = 1, clr = 0, muốn đặt để pr = 0, clr = 1. để bộ đếm làm việc ở chế độ đếm ta để pr = clr = 1. dựa vào nguyên lý hoạt động của trigơ jk ta giải thích hoạt động của bộ đếm này. + Đầu tiên xoá mạch đếm bằng xung xoá clr = 0. lúc đó trạng thái lối ra của cả 4 trigơ đều chuyển về 0: qaqbqcqd = 0000. + Sau đó để Pr =Clr = 1. + Đặt lối vào đếm j = k = 1: mạch đếm bắt đầu hoạt động theo trạng thái của các lối vào đồng bộ j, k và xung nhịp như giản đồ hình 4.21. tất cả 4 trigơ đều có j = k = 1 nên khi có xung nhịp tác dụng các trigơ đều chuyển trạng thái. Trigơ A chuyển trạng thái với mọi xung nhịp tác dụng chuyển từ 1 về 0. Trigơ B chuyển trạng thái khi QA chuyển từ 1 về 0. Trigơ C chuyển trạng thái khi QB chuyển từ 1 về 0. Trigơ D chuyển trạng thái khi QC chuyển từ 1 về 0. Nhìn giản đồ xung ta thấy mỗi trigơ chia tần số xung nhịp làm 2. có 4 trigơ sẽ chia tần số xung nhịp 2n  16 lần. nếu có n trigơ sẽ có bộ chia 2n lần. như vậy bộ đếm cũng là bộ chia tần. ta cũng có thể dùng trigơ d mắc thành bộ đếm nhị phân. muốn vậy ta phải mắc lối ra Q của trigơ d với lối vào d của nó. khi đó trạng thái lối ra của trigơ sẽ được xác định theo phương trình sau: Qn1  Dn  Qn Trường hợp này tương tự như đồi với trigơ jk khi các lối vào j=k=1, nghĩa là cứ sau mỗi lần có xung nhịp tác dụng trigơ lại chuyển trạng thái một lần. d. Giảm đồ thời bộ đếm 84
  13. Hình 6.2: Dạng sóng bộ đếm Hình 6.2 là dạng sóng bộ đếm cho ta thấy rõ đặc điểm xung Ck kích bằng sườn âm của các FF bộ đếm. 2.2. Mạch đếm xuống không đồng bộ: a. Sơ đồ mạch: Hình 6.3: Mạch đếm xuống không đồng bộ c. Bảng trạng thái: Bảng 6.2 Xung nhịp QD QC QB QA 0 0 0 0 0 1 1 1 1 1 2 1 1 1 0 3 1 1 0 1 85
  14. 4 1 1 0 0 5 1 0 1 1 6 1 0 1 0 7 1 0 0 1 8 1 0 0 0 9 0 1 1 1 10 0 1 1 0 11 0 1 0 1 12 0 1 0 0 13 0 0 1 1 14 0 0 1 0 15 0 0 0 1 16 0 0 0 0 c. Nguyên lý: Như ký hiệu trên sơ đồ, muốn xoá ta để PR = 1, CLR = 0, muốn đặt để PR = 0, CLR = 1. để bộ đếm làm việc ở chế độ đếm ta để PR = CLR = 1. dựa vào nguyên lý hoạt động của trigơ JK ta giải thích hoạt động của bộ đếm này. + Đầu tiên xoá mạch đếm bằng xung xoá CLR = 0. lúc đó trạng thái lối ra của cả 4 trigơ đều chuyển về 0: QAQBQCQD = 0000. Nhưng khi có xung Ck đầu tiên thì tất cả các trạng tái ngõ ra của 4 trigơ đều chuyển lên mức 1 QAQBQCQD = 1111 Ở bộ đếm lùi ta thấy lối ra Q của trigơ trước được nối vào Ck của trigơ sau nên trigơ sau sẽ chuyển trạng thái khi trigơ đứng trước nó chuyển từ 0 lên 1. Trigơ A thay đổi trạng thái với mọi xung nhịp tác động Trigơ B thay đổi trạng thái khi Qa chuyển từ 0 lên 1. Trigơ C thay đổi trạng thái khi Qb chuyển từ 0 lên 1. Trigơ D thay đổi trạng thái khi Qc chuyển từ 0 lên 1. 86
  15. d. Dạng sóng: Hình 6.4: Dạng sóng của bộ đếm xuống không đồng bộ 2.3. Mạch đếm lên, đếm xuống không đồng bộ: Để có một bộ vừa đếm tiến vừa đếm lùi ta thêm một đầu vào điều khiển tiến lùi up/down sơ đồ mạch đếm tiến lùi như hình 3.5. Hình 6.5: Mạch đếm tiến lùi không đồng bộ Đếm tiến: khi cho lối vào điều khiển tiến lùi U/D = “1” lối ra Q của trigơ trước nối với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.1, ta có mạch đếm tiến. Đếm lùi: khi cho lối vào điều khiển tiến lùi U/D = “0” lối ra Q của trigơ trước nối với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.2, ta có mạch đếm lùi. ta có thể thay phần mạch gồm các phần tử and, or bằng các phần tử nand. Thời gian trễ do truyền trong bộ đếm không đồng bộ: 87
  16. Đếm không đồng bộ là dạng đơn giản nhất trong các bộ đếm nhị phân, vì chúng đòi hỏi ít linh kiện nhất để tạo hoạt động đếm cho trước. tuy nhiên, chúng có một khuyết điểm lớn do nguyên lý hoạt động cơ bản của chúng gây nên: mỗi trigơ được khởi động do sự chuyển trạng thái tại đầu ra của trigơ trước đó. mặt khác, với mỗi trigơ nó có một thời gian trễ do truyền là tpd, điều này có nghĩa là trigơ thứ hai sẽ không phản ứng gì trong khoảng thời gian tpd kể từ khi trigơ đầu tiên nhận được một chuyển đổi tích cực ở xung đếm, trigơ thứ ba sẽ không phản ứng gì trong khoảng thời gian 2tpd từ lúc xảy ra hoạt động chuyển đổi, như vậy trigơ thứ n sẽ không phản ứng gì trong khoảng thời gian (n- 1)tpd kể từ lúc xảy ra hoạt động chuyển đổi. và như vậy phải sau khoảng thời gian ntpd thì ta mới nhận được sự thay đổi ở lối ra của trigơ n. ví dụ: xét dạng sóng ở các lối ra của bộ đếm nhị phân không đồng bộ 3 bit. 1 2 3 4 5 Ck Qa Qb 50ns 100ns 150ns Qc Nhìn vào dạng sóng trên ta thấy: Giả sử chu kỳ của xung nhịp là 1000ns và thời gian trễ do truyền của mỗi trigơ là 50ns. tức là trigơ a lật chậm 50ns sau khi xung nhịp thay đổi từ 1 sang 0, tương tự trigơ b lật chậm 50ns sau khi trigơ a chuyển từ 1 sang 0, tương tự với trigơ c. như vậy, trigơ c thay đổi trạng thái trễ so với xung nhịp tác động là 150ns. tuy vậy, ta thấy các trigơ cũng vẫn ở trạng thái đúng biểu diễn số đếm nhị phân. Tuy nhiên tình huống sẽ trở nên xấu đi nếu xung nhịp đưa vào có tần số cao hơn. giả sử chu kì của xung nhịp là 100ns và thời gian trễ do truyền của mỗi trigơ là 50ns. lẽ ra sau xung nhịp thứ 4 chuyển từ 1 sang 0 thì bộ đếm sẽ đếm số nhị phân là 100, nhưng ở đây sau xung nhịp thứ 4 đầu ra c vẫn ở mức thấp, phải sau 150ns thì đầu ra c mới lên mức cao nhưng lúc này trigơ a lại ở mức cao và ta được số nhị phân là 101 như vậy sẽ không có trạng thái 100. 88
  17. Có thể phòng tránh những lỗi như vậy nếu giai đoạn giữa các xung vào được kéo dài hơn tổng thời gian trễ của bộ đếm. do đó, để bộ đếm hoạt động đúng ta cần: t clk  ntpd. Như vậy tần số lớn nhất có thể sử dụng: fmax = 1/( ntpd) Để tăng dung lượng của bộ đếm thì số trigơ sử dụng sẽ tăng lên, khi đó thời gian trễ do truyền tích luỹ sẽ tăng lên, do đó người ta sử dụng bộ đếm nhị phân đồng bộ khi đếm dung lượng lớn. 2.4. Mạch đếm đồng bộ: Đếm đồng bộ còn gọi là đếm song song. Đếm không đồng bộ có nhược điểm là tốc độ chậm vì có quá trình trễ khi đi qua các trigơ. Để khắc phục nhược điểm đó người ta dùng mạch đếm song song, nghĩa là các xung nhịp đồng thời tác dụng vào tất cả các trigơ. a. Mạch đếm lên đồng bộ. + Sơ đồ đếm nhị phân đồng bộ 4 bit Hình 6.6: Mạch đếm tiến đồng bộ + Bảng trạng thái: Bảng 6.3 CK QD QC QB QA Số đếm Xóa 0 0 0 0 0 1↓ 0 0 0 1 1 2↓ 0 0 1 0 2 3↓ 0 0 1 1 3 89
  18. 4↓ 0 1 0 0 4 5↓ 0 1 0 1 5 6↓ 0 1 1 0 6 7↓ 0 1 1 1 7 8↓ 1 0 0 0 8 9↓ 1 0 0 1 9 10↓ 1 0 1 0 10 11↓ 1 0 1 1 11 12↓ 1 1 0 0 12 13↓ 1 1 0 1 13 14↓ 1 1 1 0 14 15↓ 1 1 1 1 15 16↓ 0 0 0 0 0 + Nguyên lý: Từ sơ đồ trên ta thấy: tuy xung nhịp tác động đồng thời vào các trigơ nhưng chỉ trigơ nào có J=K=1 thì nó mới chuyển trạng thái. từ sơ đồ hình 3.6 ta có được các điều kiện chuyển trạng thái các của trigơ trong bộ đếm như sau: Trigơ A chuyển trạng thái với mọi xung Ck. Trigơ B chuyển khi Qa = 1. Trigơ C chuyển khi Qa = Qb = 1 Trigơ D chuyển khi Qa = Qb = Qc =1 Như vậy các trigơ sau chỉ chuyển trạng thái khi tất cả lối ra Q của các trigơ ở trước nó đồng thời bằng 1. qúa trình đếm của sơ đồ có thể mô tả như sau: Khi tác dụng xung xoá clr thì Qd Qc Qb Qa = 0000. Khi có xung nhịp đầu tiên tác dụng chỉ trigơ A chuyển trạng thái từ 0 lên 1, các trigơ B, C, D không chuyển trạng thái vì J=K=0, trạng thái lối ra của bộ đếm sau khi kết thúc xung nhịp thứ nhất là: 0001. 90
  19. Khi có xung nhịp thứ hai tác dụng: J, K của trigơ B là 1 nên B và A đều chuyển trạng thái, Qa từ 1 về 0, Qb từ 0 lên 1; trigơ D và C vẫn chưa chuyển trạng thái, trạng thái ở lối ra của bộ đếm sau khi kết thúc xung nhịp thứ hai là: 0010. Quá trình hoạt động của bộ đếm nhị phân đồng bộ cũng diễn ra tiếp tục như bộ đếm nhị phân không đồng bộ, nó có giản đồ xung và bảng chân lý như bộ đếm nhị phân không đồng bộ đã nêu ở trên. b. Mạch đếm lùi đồng bộ: + Sơ đồ mạch: Hình 6.7: Mạch đếm lùi đồng bộ + Bảng trạng thái: Bảng 6.4 CK QD QC QB QA Số đếm Xóa 0 0 0 0 0 1↓ 1 1 1 1 15 2↓ 1 1 1 0 14 3↓ 1 1 0 1 13 4↓ 1 1 0 0 12 5↓ 1 0 1 1 11 6↓ 1 0 1 0 10 7↓ 1 0 0 1 9 8↓ 1 0 0 0 8 9↓ 0 1 1 1 7 10↓ 0 1 1 0 6 11↓ 0 1 0 1 5 91
  20. 12↓ 0 1 0 0 4 13↓ 0 0 1 1 3 14↓ 0 0 1 0 2 15↓ 0 0 0 1 1 16↓ 0 0 0 0 0 + Nguyên lý: Từ sơ đồ mạch đếm lùi ta thấy tín hiệu ra vẫn lấy ở đầu ra Q, còn các đầu điều khiển J, K lại được lấy từ đầu ra Q . Vì vậy khi bắt đầu xuất hiện xung Ck đầu tiê thì các đầu ra QA, QB, QC, QD = 1111. Ở các xung tiếp theo. - FF A đổi trạng thái sau từng xung CK, vậy: TA= JA = KA = 1 - FF B đổi trạng thái nếu trước đó QA = 0, vậy: TB = JB = KB = QA - FF C đổi trạng thái nếu trước đó QA=QB=0, vậy: TC = JC = KC = Q A Q B - FF D đổi trạng thái nếu trước đó QA = QB = QC= 0, vậy:TD = JD = KD = Q A Q B Q C = TC. Q C . c. Mạch đếm tiến lùi đồng bộ: Hình 6.8: Bộ đếm thuận nghịch đồng bộ Bộ đếm thuận nghịch nhị phân đồng bộ có đầu vào điều khiển . Tín hiệu điều khiển đếm thuận hoặc đếm nghịch thông qua các cổng điều khiển để thực hiện sự điều khiển của bộ đếm thành bộ đếm thuận hay nghịch. Đếm tiến: khi cho lối vào điều khiển tiến lùi U/D = “1” lối ra Q của trigơ trước nối với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.6, ta có mạch đếm tiến. 92
nguon tai.lieu . vn
Kiến trúc - Xây dựng Tự động hoá Điện - Điện tử Kĩ thuật Viễn thông Cơ khí - Chế tạo máy Năng lượng Hoá dầu Hoá học Sinh học