1. Trang Chủ
  2. Kĩ thuật Viễn thông
  3. Giải mã tín hiệu 4-QAM phục vụ truyền nhận tín hiệu quang sử dụng FPGA

Giải mã tín hiệu 4-QAM phục vụ truyền nhận tín hiệu quang sử dụng FPGA

Bài viết trình bày mô hình thuật toán giải mã tín hiệu QAM-4 phục vụ truyền nhận tín hiệu quang sử dụng nền tảng FPGA. Lương Cô ông Duẩn, Vũ V Anh Đào o GIẢI MÃ G M TÍÍN HIỆ ỆU 4--QAM M PHỤ ỤC VỤ Ụ TR RUYỀ ỀN NH HẬN TÍN T HIỆU H QUA ANG SỬ S DỤNNG FPPGA Lương Công C Duẩnn, Vũ Anh Đào Đ * Họ ọc Viện Côn ng Nghệ Bư ưu Chính Viễn Thông mang g. Với các QAAM bậc cao hhơn, thuật toánn giải mã cầnn Tóm tắt : QAM được sử dụng nhiềuu trong cả giaoo tiếp tiến hành h đồng bộộ và xác định đđược biên độ của

Thể loại Tài liệu miễn phí Kĩ thuật Viễn thông

Số trang 5

Ngày tạo 3/30/2020 11:59:08 AM +00:00

Loại tệp PDF

Kích thước 1.20 M

Tên tệp

Tải Giải mã tín hiệu 4-QAM phục vụ truyền nhận tín hiệ... (.pdf)

Xem mẫu

  1. Lương Cô ông Duẩn, Vũ V Anh Đào o GIẢI MÃ G M TÍÍN HIỆ ỆU 4--QAM M PHỤ ỤC VỤ Ụ TR RUYỀ ỀN NH HẬN TÍN T HIỆU H QUA ANG SỬ S DỤNNG FPPGA Lương Công C Duẩnn, Vũ Anh Đào Đ * Họ ọc Viện Côn ng Nghệ Bư ưu Chính Viễn Thông mang g. Với các QAAM bậc cao hhơn, thuật toánn giải mã cầnn Tóm tắt : QAM được sử dụng nhiềuu trong cả giaoo tiếp tiến hành h đồng bộộ và xác định đđược biên độ của c tín hiệu dữ liệu tươnng tự và số. FPGA F là một nền tảng đánng tin cần truyền t đến. cậy trong thhiết kể và triểển khai đặc biệt b trong lĩnhh vực thông tin liên lạc. Bài bááo trình bày môm hình thuậtt toán giải mã tín hiệu QAM-4 phục vụ truuyền nhận tín hiệu quang sử dụnng nền tảng FPGA(Field-P F Programmable Gate Array). Mô hình h có vai trò đọc dữ liệuu đầu vào ADC C, xử lý tính toán dữ d liệu theo chuẩn c QAM-44 và đưa ra dữ ữ liệu số được truyyền tải tương ứng. Mô hìnnh được xây dựng dựa trên 5 khhối sau: Khối đọc dữ liệu ADC, A Khối đệmm lưu trữ dữ liệu tạạm, Khối đồnng bộ, Khối xáác định tín hiệu số thông qua hààm tích chập vàv Khối dữ liệệu đầu ra. Môô hình Hình 1: 1 Lược đồ phânn bố của 4-QAM M sau khi đượcc xây dựng đượcđ tiến hành thử nghiệm m trên Ở bài báo này,, nhóm tác giả chỉ dừng lạại ở khai thácc Board FPGA A Spartan3. Chương C trình được đ thiết kế bằng một mô hình thuậật toán để giảii điều chế tín hiệu 4-QAM M ngôn ngữ VHDL V dựa trrên phần mềềm Xilinx IS SE và hử nghiệm khhả năng tính ttoán và đáp ứng để th ứ của thuậtt Modelsim Tool. Thiết kế của nhóm táác giả tổng hợ ợp sử toán trên nền tảnng phần cứngg FPGA để phục vụ cácc dụng khoảngg 45K cổng, hoạt động ở tần số 50MH Hz và nghiên cứu tiếp theot của nhóóm tác giả vềề các phươngg tiêu thụ khoảảng 32mW.1 phápp giải mã tín hiệu h theo chuẩẩn điều chế QAM Q tích hợpp trên các thiết bị phần cứng có ssử dụng các th huật toán liênn Từ khóa:: QAM, OFDM M, DDS, FPG GA. quann đến trí tuệ nhhân tạo như C CNN, RNN[3]. I. ĐẶT VẤN N ĐỀ Bàài báo được phhân tích theo các phần chínnh sau: Quadrature Amplitude Modulation (QAM)[1] là hình ¾ Phân tícch lý thuyết thức điều chhế dữ liệu đượ ợc sử dụng rộộng rãi để điềuu chế ¾ Xây dự ựng mô hình dữ liệu thànnh sóng mangg được sử dụụng rộng rãi trong ¾ Xây dự ựng chương trìình cho các khhối thông tin vôô tuyến và thôông tin quangg. QAM chứnng tỏ ¾ Thử nghiệm, đánh giiá được những ưu điểm nổi bật b so với các phương phápp điều II. PHÂN P TÍCH LÝ THUYẾT T, XÂY DỰNG G MÔ HÌNH chế cũ như ASK, A BPSK, QPSK. Q Điều chế c QAM cho phép thay đổi số lưượng dữ liệu thông tin trênn mỗi symbol từ đó 2.1. Phân P tích lý thhuyết có các phiên bản QAM khhác nhau như:: 4-QAM, 8-Q QAM, a. Điều chế tín hiệu QAM[4]][5] 16-QAM, 322-QAM, 64-QA AM[2]... Việcc thay đổi thông số bit/symbol cho phép nângg cao tốc độ truyền t dữ liệuu, tiết kiệm Bandw width tuy nhiêên cũng đặt ra r yêu cầu caao về việc tính toáán và xử lý thhông tin trên các nền tảng phần cứng.Về bảnn chất, truyền tải dữ liệu thheo điều chế QAM Q có sự thay đổổi dữ liệu truyyền tải cả về pha p và tần số. Tuy nhiên, với 4--QAM việc điều đ chế chỉ dừng d lại ở điềuu chế biên độ với các góc lệchh pha lần lượ ợt là: 45 , 135 1 , 225 và 315 . Tín hiệu được truyền tải đi liên tụcc thay đổi pha tín hiệu. h Bên phíaa thu tín hiệu cần c tiến hành đồng bộ và xác địnnh được pha của c tín hiệu đư ược truyền đếnn từ đó xác định dữ liệu số đangđ được truuyền tải trên sóng Tác giả liên hệ: Lương Công Duẩẩn, Vũ Anh Đào Hình Hì 2: Sơ đồ khhối bộ điều chế tín hiệu 4-QAM M trên FPGA Email: duanlc@@ptit.edu.vn, daovva@ptit.edu.vn Đến tòa soạn: 11/2019, chỉnh sửaa: 12/2019, chấp nhận đăng: 12/20019 Dữ ữ liệu số đượ ợc đồng bộ vớ ới bộ phát tín hiệu theo cácc SỐ 03&04 (CS.01) 2019 TẠP CHÍ KHOA HỌC CÔNG NGHỆ THÔNG TIN VÀ TRUYỀN THÔNG 42
  2. GIẢI MÃ TÍN HIỆU 4-QAM PHỤC VỤ TRUYỀN NHẬN TÍN HIỆU QUANG SỬ DỤNG FPGA khe thời gian tạo thành chuỗi dữ liệu số. Chuỗi dữ liệu số được đưa đến khối S/P có vai trò tách các tín hiệu ở vị trí lẻ và chẵn lần lượt vào 2 khối I và Q. Các dữ liệu này được lưu trữ trong bộ đệm và được đi qua bộ LUT (Look Up Table) của FPGA để xác định các pha tương ứng cần điều chế đầu ra. Ở sử dụng 2 bảng LUT có nội dung khác nhau cho khối I và khối Q. Sau khi đã xác định pha, dữ liệu của 2 khối được tạo thành dữ liệu xung theo tốc độ Hình 4: Sơ đồ khối giải mã dữ liệu số 4-QAM lấy mẫu được cài đặt tại L. Tại đây hệ thống sử dụng LUT để giảm thời gian tính toán. Ngoài ra, nhóm tác giả đã sử Trong đó, các khối có vai trò và được thiết kế cụ thể dụng công cụ DDS[6] của Xilinx để hỗ trợ tạo ra tín hiệu như sau: chuẩn sin trước khi đưa dữ liệu ra DAC.Sau đó, tín hiệu Khối đọc dữ liệu ADC: Được xây dựng để giao tiếp đầu ra được đưa qua bộ lọc dạng xung và đưa qua bộ trộn với IC giao tiếp ADC MCP3204 thông qua chuẩn giao tần và được tổng hợp thành tín hiệu ra trước khi đưa ra tiếp SPI. IC MCP3204 cung cấp khả năng đọc dữ liệu với DAC để xuất thành tín hiệu theo miền thời gian. tần số lấy mẫu tối đa là 100KHz và độ phân dải 12 bits. Khối đọc dữ liệu ADC thông qua MCP3204 để lấy mẫu b. Giải điều chế tín hiệu QAM[7][8] tín hiệu với tần số lấy mẫu là: 80KHz. Ở bài báo này do hạn chế về IC đọc dữ liệu ADC nên nhóm tác giả thử nghiệm truyền tải dữ liệu ở tần số là 5Ksps tương ứng với dữ liệu là 10Kbps. Dữ liệu từ khối đọc dữ liệu ADC được chuyển tiếp đến 2 khối Lưu trữ dữ liệu đệm và Đồng bộ dữ liệu để tiếp tục xử lý. Khối lưu trữ đệm: Nhóm tác giả xây dựng chương trình tính toán dựa trên 16 Mẫu/Symbol. Do đó, mỗi chu kỳ symbol được lưu trữ 16 mẫu dữ liệu ADC. Khối lưu trữ đệm có vai trò lưu trữ các dữ liệu tạm phục vụ cho quá trình tính toán. Khối lưu trữ dữ liệu lưu trữ dữ liệu cho tối đa 2 symbol (1 symbol đang tính toán và 1 symbol đang được truyền đến) tương ứng với tối đa 32 mẫu dữ liệu. Mỗi mẫu dữ liệu được lưu trữ bởi một ô nhớ tùy biến 12 Hình 3: Sơ đồi khối bộ giải điều chế dữ liệu 4-QAM trên FPGA bit và được đặt trên RAM của FPGA. Dữ liệu này được Dữ liệu đầu vào sau khi đi qua môi trường truyền dữ lưu trữ theo dạng vòng nối tiếp, dữ liệu mới được đẩy vào liệu và đưa qua bộ lọc BPF sau đó đưa qua khối đọc dữ lần thứ 32+n sẽ tự động thay thế ô dữ liệu tại vị trí thứ n liệu ADC chuyển dữ liệu từ miền tương tự về miền số để tạo thành chuỗi dữ liệu liên kết vòng. có thể xử lý trên FPGA. Ngược lại với phía điều chế, tín hiệu được tách làm 2 luồng sau đó đưa qua bộ lọc và được Khối đồng bộ dữ liệu: Thực hiện đồng bộ giữa khối lấy mẫu theo tần số chuẩn hóa. Dữ liệu được lưu trữ vào lưu trữ dữ liệu và khối cắt khung dữ liệu. Khối này hoạt khối Detect để tính toán và xử lý để chuyển đổi thành dữ động trên 2 cơ chế chính là: Dựa vào tần số tín hiệu, tần liệu số. Đây là khối chính của mô hình giải mã dữ liệu số lấy mẫu và Sự thay đổi đột ngột dữ liệu ADC tại các QAM. Ở bài báo này, nhóm tác giả tập trung vào phân thời điểm chuyển giao giữa các symbol khác nhau. Trong tích, xây dựng và thiết kế chương trình cho khối Detect đó, khối hoạt động chính dựa trên các bộ đếm đồng bộ làm nền tảng để tiếp tục xây dựng các chương trình, thuật thời gian và tự hiệu chỉnh dựa vào sự thay đổi dữ liệu toán hỗ trợ giải điều chế tín hiệu QAM. ADC đột biến.Khi có sự chuyển đột ngột giữa 2 dữ liệu Sơ chi tiết khối Detect sẽ được trình bày ở phần tiếp theo 00 và 11 hoặc 01 và 10 sẽ xảy ra sự thay đổi đột ngột về của bài báo này với giả thuyết các khối khác đều đã hoàn mức điện áp mà khối ADC đọc được. Đây là cơ sở để thành. Trong đó đầu vào của khối là dữ liệu số của tín khối đồng bộ có khả thể tự điều chỉnh điểm đồng bộ. Do hiệu tương tự đã được lấy mẫu có độ lệch pha khác nhau đó, khối này có thể dựa chính vào dữ liệu nhận được để và đầu ra của khối là dữ liệu số đã được tính toán đồng bộ tăng chính xác của khối đồng bộ dữ liệu. Mỗi khi khối theo dữ liệu đã được truyền từ phía phát. Ở bài báo này này xác định có một khung vừa được truyền tải đến hoàn nhóm tác giả đã sử dụng bộ đọc ADC để đọc trực tiếp dữ thành, khối sẽ xuất 1 xung tín hiệu cho khối cắt khung dữ liệu được điều chế pha và đưa vào khối xử lý Detect để liệu & Chuẩn hóa để phục vụ đồng bộ tính toán. rút ngắn thời gian xây dựng và kiểm thử hoạt động của khối. Khối cắt khung dữ liệu & Chuẩn hóa: Khi nhận được tín hiệu đồng bộ từ khối đồng bộ dữ liệu, khối này 2.2. Xây dựng mô hình tự động sao chép 16 mẫu tín hiệu gần nhất và đưa vào Từ những phân tích và điều kiện giả sử ở trên, nhóm tác khối tính toán đồng thời gửi một tín hiệu đến khối lưu trữ giả đưa ra mô hình khối giải mã dữ liệu như sau: dữ liệu để xóa bỏ 16 mẫu tín hiệu đó phục vụ cho việc lưu trữ tiếp theo. Do sự suy hao trong quá trình truyền tải nên biên độ dữ liệu có thể thay đổi không đồng nhất. Do đó, SỐ 03&04 (CS.01) 2019 TẠP CHÍ KHOA HỌC CÔNG NGHỆ THÔNG TIN VÀ TRUYỀN THÔNG 43
  3. Lương Cô ông Duẩn, Vũ V Anh Đào o để thuận lợi cho quá trìnhh tính toán cácc dữ liệu cần được xuốnng board thônng qua giao tiếếp UART ở tầần số 115200.. chuẩn hóa đồng đ mức theoo tín hiệu có biên độ lớn nhất. Sau khi nhận hết một khung dữ ữ liệu Board tiến t hành đưaa Sau khi xác định được 166 mẫu tín hiệuu được sử dụnng để dữ liiệu số vào khốối phát và chuuyển dữ liệu ra r đường phátt tính toán, khhối này tự xácc định giá trị lớn l nhất của chuỗi c thôn ng qua IC DAC C MCP4822. Dữ liệu liên tục t được nhậnn và chuẩn hóa toàn bộ dữ liệu theo hệ số nhân từ số lớn và trruyền xuống Board. B Mỗi khhung truyền đư ược phân biệtt nhất lên 0x0F FFF. với nhau n bởi nhómm ký tự đánh ddấu kết thúc: “\0\0\r\n”. “ h chập: Khối tích Khối tích t chập tiếnn hành nhập dữ ữ liệu từ khối cắt khung k dữ liệuu & chuẩn hóaa để tính toánn. Bài báo này xây dựng chươngg trình cho 4-Q QAM vì vậy nhóm n tác giả xây dựng d 4 khối tíích chập độc lập cho 4 dạnng tín hiệu khác nhhau của 4-QAM M. Với mỗi dữ d liệu sẽ có giá g trị tích chập khhác nhau. Tín hiệu được trruyền tải đượcc xác định dựa trêên đầu ra củaa khối tích chhập có kết quuả lớn nhất. Các khhối này được thiết kế tươnng tự nhau vớ ới dữ liệu được lưưu trữ tại bảng LUT khác nhau theo dữ ữ liệu dạng sóng củủa các symboll 00,01,10 và 11 tương ứngg. Các dữ liệu được lưu trữ trongg các khối LUT T này được tạạo bởi IP Core DDS S của Xilinx để đ đảm bảo tínnh chính xác vềv dữ Hình 6: Dữ liệu l 4-QAM đư ược phát trên ch hân DAC liệu. Các khốối tính toán tícch chập này được đ đặt độc lậập do đó được thự ực hiện song song giúp giiảm thời giann tính Sau S khi dữ liệuu được truyềnn ra chân của DAC, D tín hiệuu toán. đượcc dẫn qua một cable điện ddài 10m để giả lập suy haoo và nh hiễu sau đó đư ược nối vào cchân ADC củaa khối giải mãã Khối đầuu ra dữ liệu sốố: Dựa vào kếết quả tính toáán của dữ liiệu 4-QAM. 4 khối tích chập, c khối nàyy có nhiệm vụụ xác định tínn hiệu Dữ D liệu sau khhi đưa vào khhối giải mã đư ược tiến hànhh (symbol) được truyền đếnn có giá trị tư ương ứng nàoo.Sau truyềền qua giao tiếp t UART nngược lại máy y tính để tiếnn khi xác địnhh dữ liệu, khối này gửi dữ liệu ra theo chuẩn c hànhh so sánh dữ liệu l và đánh ggiá. Nhóm tácc giả sử dụngg nối tiếp và sử ử dụng tín hiệệu CLK (Clockk) để đồng bộộ. Với phầnn mềm Herccules[9] để ttruyền và nhận n dữ liệuu chuẩn xuất dữd liệu này cáác ngoại vi khhác có thể truyy cập UAR RT.Phần mềm m Hercules hỗ trợ tính năng gửi dữ liệu từ ừ dữ liệu để sử ử dụng cho các c ứng dụng về truyền dẫẫn dữ file và v nhận dữ liệệu từ file giúp quá trình thử nghiệm đượcc liệu khác. nhannh chóng. Giaoo diện thử nghhiệm có dạng như sau: Các khốii được thiết kế k tích hợp và chạy trên Board B FPGA Spartaan3 XC3S10000. Chương trrình được cấuu hình hoạt động ở tần số 50MHz (Tần số mặcc định của Booard). Chương trìnhh được xây dựng d sử dụngg khoảng 45K Kcổng (Chiếm khooảng 11% tàài nguyên của c XC3S10000 – 442.368K) và v tiêu tốn khooảng 32mW điện đ năng khii hoạt động. III. THỬ NG GHIỆM VÀ ĐÁNH Đ GIÁ Sau khi tiếến hành xây dựng d chương trình nhóm táác giả tiến hành thhử nghiệm đáánh giá kết quảq của mô hình. Hìn nh 7: Giao diệnn thử nghiệm truuyền và nhận dữ d liệu 4-QAM Nhóm tác giả sử dụng phư ương pháp đấấu vòng để so sánh giữa dữ liệu truyền đi và dữ liệu giải mã. Hệ thốnng thử Kết K quả thử nghiệm n với các đoạn dữ liệu ngắn choo nghiệm có sơ ơ đồ như sau: thấy dữ liệu nhậnn được tương đồng với dữ ữ liệu đã thựcc hiện truyền đi và gần g như khôngg có các sai lệệch. Hình 5:: Mô hình thử nghiệm n truyền và v nhận dữ liệu Do điều kiện k thực nghhiệm, nhóm táác giả đã tiến hành cả phần phát và phần thu trên t một Boardd Spartan-3 và tiến hành thử nghhiệm thông quua đấu vòng tín t hiệu phát vàv tín hiệu thu. Dữữ liệu gửi đi là dữ liệu do d người dùngg gửi Hình 8: Kết quả q thử nghiệm với chuỗi văn bản b ngắn SỐ 03&04 (CS.01) 2019 TẠP CHÍ KHOA HỌC CÔNG NGHỆ THÔNG TIN VÀ TRUYỀN THÔNG 44
  4. GIẢI MÃ TÍN HIỆU 4-QAM M PHỤC VỤ TR RUYỀN NHẬN N TÍN HIỆU QUANG Q SỬ DỤ ỤNG FPGA Để kiểm thử với độ chínhc các caoo hơn, sau khhi thử TÀ ÀI LIỆU THA AM KHẢO nghiệm với cácc chuỗi vănn bản ngắn, nhóm n tác giả đã đ sử [1] X. Li, Simulinnk-based simulatt ion of quadrrature amplitudee dụng websitee Text-Generaator[10]để tạoo một file vănn bản modulat ion (Q QAM) system, P Proceedings of the IAJC-IJME E International Connference ISBN 9778-1-60643-379-9, 2008. ngẫu nhiên cóc độ dài là 90000 từ (615255 ký tự) sau đó đ thử [2] C.H. Dick and H.M. Pedersen, Design and imp plementat ion off nghiệm truyyền qua phần mềm Herculles truyền dữ ữ liệu high-performance FPGA signal pprocessing data paths for softwaree xuống Boardd và thu về đểể tiến hành đáánh giá kết quuả thử defined radio, Xiilinx, INC. nghiệm. Chhuỗi văn bảản nhận đượ ợc lưu vào file [3] J. A. Maya, N. A. A Casco, P. A. R Roncagliolo and J. G. García, "A A high data rate BPSK B receiver im mplementation in n FPGA for highh LogReceive.log để tiến hàành so sánh vớ ới file LogSennd.log dynamics applications," 2011 VII Southern Conference onn đã được sử dụng d để gửi đi. Programmable Logic L (SPL), Corddoba, 2011, pp. 23 33-238. Sau khi tiiến hành truyềền và nhận fille, nhóm tác giả g sử [4] D. M. Klymyshyyn and D. T. Haluzan, "FPGA im mplementation off multiplierless M--QAM modulatorr," in Electronicss Letters, vol. 38,, dụng phần mềm m Diffchekker[11] để so sánh giữa vănn bản no. 10, pp. 461-4462, 9 May 2002. truyền và nhậận để tiến hànnh đánh giá. Kết K quả so sánhh cho [5] J. Östh, M. Karllsson, A. Serban and S. Gong, "M M-QAM Six-Portt thấy trong 61525 6 ký tự truyền t đi chuuỗi nhận và chuỗi c Modulator Usinng Only Binaryy Baseband Datta, Electrical orr Optical," in IE EEE Transactionns on Microwaave Theory andd truyền có saii khác 8 ký tự (0.013%). Techniques, vol. 61, no. 6, pp. 2506-2513, June 20 013. Kết quả cho thấy mô hình của nhóóm tác giả đãã đáp [6] X. Du and J. Zhhang, "DDS phasse-locked swept source s and studyy ứng được nhhu cầu thiết kế k cơ bản về giải g mã tín hiiệu 4- design," Proceeedings of 20111 International Conference onn Computer Sciennce and Networkk Technology, Harbin, H 2011, pp.. QAM. Hiện tại sai số củủa mô hình còòn khá lớn doo các 146-149. nhiễu đến từừ môi trường ngoài can thiiệp vào đườngg dẫn [7] H. E. Zorlu, M. Çeven, Ç S. Taşdökken and H. Özer, "Implementationn dữ liệu của mô hình thử nghiệm. Nhóóm tác giả dự ự kiến of PSK and QA AM demodulatorrs on FPGA," 2012 20th Signall Processing and Communications C s Applications Conference (SIU),, tiếp tục nângg cấp, hoàn thhiện mô hình để có thể áp dụng Mugla, 2012, pp. 1-4. thử nghiệm trên t miền truyyền dẫn quangg nhằm đưa ra đánh [8] B. Bornoosh, A. Nabavi, M. E. Nick and A. Haghbin, "A New w giá toàn diệnn và chính xácc hơn về khả năng n hoạt độnng của Architecture for Reducing Phase N Noise of Digital Carrier C Recoveryy mô hình. Algorithms in High-Order QA AM Demodulatorrs," 2007 IEEE E International Conference onn Signal Processing P andd Communicationss, Dubai, 2007, ppp. 668-671. [9] https://www.hw--group.com/softw ware/hercules-setuup-utility [10] https://www.blinndtextgenerator.coom/lorem-ipsum [11] https://www.diffc fchecker.com/ [12] Changxing Lin, Beibei Shao andd Jian Zhang, "A A high data ratee parallel demoduulator suited to FPGA implem mentation," 20100 International Syymposium on Inntelligent Signal Processing andd Communication Systems, Chengddu, 2010, pp. 1-4.. Hình 9: Kết quả so sánnh giữa file truyyền và file nhậnn IV. KẾT LU UẬN Dựa trên kết quả thiết kế và thử ngghiệm cho thấấy mô hình nhóm tác t giả đã đề xuất đã đáp ứng được cácc yêu cầu về giải mã m dữ liệu 4-QAM trên nềền tảng FPGA A. Mô hình có kiếnn trúc tương đơn giản, tốc độ đ đáp ứng vềề tính toán nhanh. Độ chính xácc thử nghiệm hiện tại còn tương t đối thấp so với v một số mô m hình khác[7][12]. Tuy nhiên, n nhóm tác giả không sử dụngd hoàn tooàn các kết quả q đi trước do nhóóm muốn chủủ động xây dựng d mô hìnhh nền tảng để phát triển theo hướ ớng ứng dụngg kiến trúc CN NN và RNN để xâyy dựng các môô hình về giảii mã dữ liệu QAM Q sử dụng cônng cụ học máy ở giai đoạn nghiên cứ ứu kế tiếp[3]. LỜI CẢM ƠN Ơ Nghiên cứu này được tài trợ bởi Họọc Viện Công nghệ Bưu chính Viễn V thông (PT TIT), cơ sở Hà H Nội trong đề đ tài mã số 01-20119-HV-KTĐT T1. SỐ 03&04 (CS.01) 2019 TẠP CHÍ KHOA HỌC CÔNG NGHỆ THÔNG TIN VÀ TRUYỀN THÔNG 45
  5. Lương Công Duẩn, Vũ Anh Đào 4-QAM DEMODULATIONFOR OPTICAL SIGNAL TRANSMISSION APPLICATION Abstract -Quadrature Amplitude Modulation (QAM) is used in both analog and digital communication. FPGA chips are Field-upgradable, reliable in designing and implementation. FPGA has been playing a significant role in mobile communication. This paper proposes a 4-QAM demodulation model based on FPGA technology. The model reads ADC signal, calculator based on 4-QAM standard, and export to digital signals. Keywords — QAM, OFDM, DDS, FPGA. Lương Công Duẩn tốt nghiệp Thạc Sỹ ngành Kỹ thuật Viễn thông tại Học viện Công nghệ Bưu chính Viễn thông năm 2018. Hiện đang là giảng viên tại khoa Kỹ thuật Điện tử I, Học viện Công nghệ Bưu chính Viễn thông. Vũ Anh Đào tốt nghiệpThạc Sỹ ngành Kỹ thuật đo lường và điều khiển tự động tại Đại học Bách khoa Hà Nội năm 2002. Hiện đang là nghiên cứu sinh tại đại học Bách khoa từ năm 2017 và là giảng viên tại khoa Kỹ thuật Điện tử I, Học viện Công nghệ Bưu chính Viễn thông. SỐ 03&04 (CS.01) 2019 TẠP CHÍ KHOA HỌC CÔNG NGHỆ THÔNG TIN VÀ TRUYỀN THÔNG 46
nguon tai.lieu . vn
Kiến trúc - Xây dựng Tự động hoá Điện - Điện tử Kĩ thuật Viễn thông Cơ khí - Chế tạo máy Năng lượng Hoá dầu Hoá học Sinh học