Bài giảng Thiết kế logic số (VLSI design): Chương 3.4 - Trịnh Quang Kiên

Bài giảng Thiết kế logic số (VLSI design): Chương 3.4 trình bày một số nội dung về thiết kế các khối nhớ và máy trạng thái hữu hạn. Ngoài ra, cuối bài giảng cung cấp các bài tập trắc nghiệm để người học có thể nắm bắt được các kiến thức cơ bản của bài giảng. Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thietkelogicso quangkien82@gmail.com1/9/15 08/2012 1/15 Mục đích, nội dung Nội dung: Thiết kế các khối nhớ, máy trạng thá

Thể loại Tài liệu miễn phí Kĩ thuật Viễn thông

Số trang 21

Ngày tạo 8/30/2018 4:57:06 AM +00:00

Loại tệp PPTX

Kích thước 0.40 M

Tên tệp

Tải Bài giảng Thiết kế logic số (VLSI design): Chương ... (.pdf)

Xem mẫu

Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thietkelogicso quangkien82@gmail.com1/9/15 08/2012 1/15 Mục đích, nội dung Nội dung: Thiết kế các khối nhớ, máy trạng thái hữu hạn Thời lượng: 3 tiết bài giảng Yêu cầu: Sinh viên có sự chuẩn bị sơ bộ trước nội dụng bài học. quangkien82@gmail.com1/9/15 2/15 ROM CLK CS OE ADDRESS DATA_OUT ADDR_deco der quangkien82@gmail.com1/9/15 3/15 RAM CLK WE CS OE ADDRESS DATA_IN ADDR_deco der DATA_OUT Thành phần gây trễ chủ chốt ? Decoder quangkien82@gmail.com1/9/15 4/15 MEMORY DECODER Nhiệm vụ, trỏ đúng địa chỉ ô nhớ cần truy cập!!! Đặc điểm: Tốc độ tỷ lệ thuận với dung lượng!!! Đánh giá tài nguyên và tốc độ decoder cấu trúc RAM 1D kích thước 8*8 = 64? 0 1 ADDR DECODER M*N Tài nguyên = Độ trễ = (M*N)*log2(M*N) = 384cổng log2(M.N) = 6 levels quangkien82@gmail.com1/9/15 5/15 ... - tailieumienphi.vn

nguon tai.lieu . vn

Kiến trúc - Xây dựng Tự động hoá Điện - Điện tử Kĩ thuật Viễn thông Cơ khí - Chế tạo máy Năng lượng Hoá dầu Hoá học Sinh học