Xem mẫu

  1. Ở FET, do cực cổng cách điện hẳn khỏi cực nguồn và cực thoát, nên trong mạch khuếch đại dùng FET tải RL không ảnh hưởng đến tổng trở vào Zi và nội trở nguồn Rsig không ảnh hưởng lên tổng trở ra Z0. 4.8.1 Ðiện trở cực nguồn có tụ phân dòng: Xem mạch khuếch đại dùng FET như hình 4.21. Tải RL được xem như mắc song song với điện trở RD trong mạch tương đương với tín hiệu nhỏ. Ta có các kết quả sau: 4.8.2 Ðiện trở cực nguồn không có tụ phân dòng: Mạch căn bản như hình 4.21 nhưng không có tụ CS. Ta có kết quả: 4.8.3 Mạch cực thoát chung: Mạch như hình 4.22
  2. Tổng trở vào Zi độc lập với RL và được xác định bởi Zi=RG Ðộ lợi điện thế khi có tải cũng giống như khi không có tải với RS được thay bằng RS //RL 4.8.4 Mạch cực cổng chung: Dạng mạch như hình 4.23 Giảng viên: Trương Văn Tám MẠCH ĐIỆN TỬ BÀI TẬP CUỐI CHƯƠNG IV ****** Bài 1: Cho mạch điện như hình 4.24 a/ Xác định AVNL, Zi, Z0 b/ Vẽ mạch tương ương 2 cổng với các thông số tính ở câu a. c/ Tính độ lợi điện thế AV=v0/vi bằng cách dùng kiểu mẫu 2 cổng. d/ Xác định độ lợi dòng điện Ai=i0/ii
  3. e/ Xác ịnh AV, Zi, Z0 bằng cách dùng kiểu mẫu re và so sánh kết quả với phần trên. Bài 2: Cho mạch điện hình 4.25 a/ Xác định AVNL, Zi, Z0 b/ Vẽ mạch tương 2 cổng với các thông số ược tính ở câu a. c/ Xác định Av=v0 /vi và AVS= v0 /vS. d/ Thay RS =1k, xác định AV và AVS. Khi RS tăng AV và AVS thay đổi như thế nào? e/ Thay RS=1k, xác định AVNL, Zi, Z0. Các thông số này thay đổi ra sao khi RS tăng. f/ Thay RL=5.6k.Xác định AV và AVS. Khi RL tăng AV và AVS thay đổi như thế nào? (RS vẫn là 0.6k). Bài 3: Cho mạch điện hình 4.26 a/ Xác ịnh AVNL, Zi, Z0. b/ Vẽ mạch tương ương 2 cổng với các thông số tính ược ở câu a. c/ Xác dịnh AV và AVS. d/ Thay RL=4.7k. Tìm lại AV, AVS. Nhận xét? e/ Thay RSig =1k (với RL=4.7k). tìm lại AV và AVS. Nhận xét? f/ Thay RL=4.7k, RSig=1k. Tìm lại Zi, Z0. Nhận xét?
  4. Giảng viên: Trương Văn Tám
nguon tai.lieu . vn