Xem mẫu
- LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG
nhöõng tín hieäu ôû ngoõ vaøo vaø nhöõng tín hieäu naøy ñöôïc ñöa tôùi maûng AND. Ngoaøi
ra vi maïch coøn ñöôïc thieát keá moät maûng boå sung (maûng buø). Ñaây laø toång soá haïng
buø vaø ñöôïc thöïc hieän nhö moät ngoû vaøo cuûa maûng AND, noù cho pheùp boå sung
theâm nhieàu toå hôïp.
4. HoÏ vi maïch FPGA ( Field Progammable Gate Array).
Hoï FPGA ñöôïc Signetics giôùi thieäu vaøo naêm 1977 ñöôïc söû duïng ñeå thay theá
cho nhöõng coång nhieàu ngoõ vaøo tieâu chuaån, caáu truùc cuûa noù bao goàm moät maûng
AND laäp trình, vôùi laäp trình cöïc tính ôû ngoõ ra. Chæ vôùi moät coång AND coù theå
bieán ñoåi thaønh coång NAND, NOR hay coång OR. Moãi coång AND trong FPGA coù
theå bieán ñoåi thaønh caùc coång logic khaùc nhau.
FPGA cuõng ñöôïc boå sung linh ñoäng hôn nhöõng coång tieâu chuaån khaùc. Vi
maïch ñaïi dieän cho hoï FPGA laø PLS151, coù hình daùng 20 chaân ñöôïc trình baøy ôû
hình 3.6. PLS151 coù 6 ngoû vaøo, 12 ngoõ ra vaø coù tín hieäu hoài tieáp ñöa veà maûng
AND ñöôïc söû duïng nhö nhöõng ngoõ vaøo. Coù theâm 3 tích soá ñöôïc taïo ra bôûi 3
ñöôøng ñieàu khieån, caùc tín hieäu naøy ñieàu khieån nhöõng coång ñeäm ngoû ra 3 traïng
thaùi. FPGA thích hôïp trong caùc thieát keá ñeå giaûi maõ ñòa chæ vaø ñöôïc theâm vaøo
caùc chöùc naêng khaùc.
5. HoÏ vi maïch PAL ( Programmable Array Logic).
PAL laø moät hoï phoå bieán nhaát trong hoï PLD ñöôïc MONOLITHIC
MEMORIES INC giôùi thieäu vaøo naêm 1978. PAL ñöôïc ñaêng kyù baûn quyeàn veà
caáu truùc cuûa coâng ty MMI. Caáu truùc cuûa PAL bao goàm moät maûng AND laäp trình
theo sau laø moät maûng OR coá ñònh, caáu truùc naøy ñöôïc caûi tieán töø nhöõng khuyeát
ñieåm cuûa hoï FPLA. Hình 3.7 minh hoïa cho caáu truùc ñôn giaûn cuûa PAL. Do doaïi
boû vieäc söû duïng caàu chì ôû maûng OR, do ñoù soá löôïng tinh theå Silicon ñöôïc söû
duïng giaûm, daãn ñeán giaù thaønh cuûa PAL thaáp hôn so vôùi FPLA. Maët khaùc thôøi
gian trì hoaõn cuûa PAL ngaén hôn so vôùi FPLA do giaûm ñöôïc söï trì hoaõn khi
truyeàn qua maûng OR.
Khaûo saùt PAL16L8 coù hình daùng 20 chaân sô ñoà logic ñöôïc trình baøy ôû hình
3.8. Vi maïch naøy coù 8 toå hôïp ngoõ ra, moãi ngoõ ra ñöôïc ñaûo vôùi 7 tích soá cuûa ngoõ
vaøo, 6 trong 8 ngoõ ra ñöôïc hoài tieáp veà maûng AND, cho pheùp nhöõng chaân naøy
ñöôïc söû duïng vôùi chöùc naêng I/O. Do PAL16L8 coù ngoõ ra taùc ñoäng ôû möùc thaáp
neân noù coù theå keát hôïp vôùi caùc IC khaùc cuøng moät möùc taùc ñoäng.
ÖÙng duïng vi maïch soá laäp trình Trang 30
- LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG
Hình 3.6 . Sô ñoà logic cuûa FPGA PLS151
ÖÙng duïng vi maïch soá laäp trình Trang 31
- LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG
I3 I2 I1 I0
Maûng OR
Maûng AND
O3 O2 O1
O0
Hình 3.7 . Sô ñoà logic cuûa PAL
ÖÙng duïng vi maïch soá laäp trình Trang 32
- LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG
1
19
2
18
3
17
4
16
5
15
6
14
7
13
8
12
11
9
Hình 3.8. Sô ñoà logic cuûa PAL16L8
ÖÙng duïng vi maïch soá laäp trình Trang 33
- LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG
PAL16L8 ñöôïc öùng duïng trong lónh vöïc giaûi maõ ñòa chæ, noù thuaän tieän trong
vieäc keát hôïp vôùi caùc boä vi xöû lyù vaø thieát bò ngoaïi vi vì cuøng moät möùc taùc ñoäng.
Vôùi nhöõng ñaëc tính nhö toác ñoä töông ñoái cao, giaù thaønh thaáp, thôøi gian truyeàn trì
hoaõn khoaûng 7,5ns neân PAL16L8 raát phoå bieán trong coâng nghieäp PLD. Ngoaøi ra
PAL16L8 coù moät ñaëc ñieåm môùi so vôùi caùc hoï tröôùc laø coù caàu chì baûo veä, noù
duøng ñeå choáng söï sao cheùp, giuùp baûo veä noäi dung beân trong. Ngoaøi PAL16L8
coâng ty MMI coøn giôùi thieäu caùc loaïi vi maïch khaùc nhö PAL16R4, PAL16R6,
PAL16R8. Caùc vi maïch naøy coù caáu taïo gioáng nhö PAL16L8 nhöng ôû ngoõ ra söû
duïng theâm caùc FF D ñeå choát tín hieäu ngoû ra.
Moät theá heä vi maïch PAL ñöôïc coâng ty AMD giôùi thieäu laø PAL22V10 vôùi
hình daùng 24 chaân ñöôïc cheá taïo baèng coâng ngheä CMOS thay theá cho coâng ngheä
löôõng cöïc. Ñaëc tröng cuûa vi maïch naøy laø ôû ngoû ra ñöôïc cho qua coång PLD.
Ngoaøi vieäc taêng soá bieán ngoû vaøo vi maïch naøy coøn coù moät soá ñaëc ñieåm nöõa
laø trong haøm logic caùc thaønh phaàn tích soá coù theå thay ñoåi töø 8 ñeán 16 bieán. Ñieàu
naøy seõ giuùp cho vi maïch thöïc hieän nhieàu phöông trình phöùc taïp. Nhôø vaøo caáu
taïo ôû ngoû ra caùc coång PLD neân caùc ngoû ra hoaëc vaøo cuûa vi maïch coù ñaëc tính
giao tieáp 2 chieàu, ñieàu naøy laøm taêng khaû naêng xöû lyù cuûa vi maïch vaø taïo söï
thuaän lôïi cho vieäc thieát keá. Do nhöõng ñaëc ñieåm ñaõ ñöôïc caûi tieán neân caùc theá heä
vi maïch PAL ñöôïc phoå bieán roäng raõi (ñaëc bieät laø nhoùm vi maïch 20 chaân) vaø
PAL ñöôïc xem laø hoï vi maïch ñaïi dieän cho hoï vi maïch soá laäp trình.
Ngoaøi ra caùc coâng ty cheá taïo PAL coù choïn löïa trong vieäc kyù hieäu caùc soá
treân moät vi maïch. Ñieàu naøy cung caáp cho ngöôøi söû duïng nhöõng thoâng tin caàn
thieát coù lieân quan ñeán öùng duïng cuûa vi maïch. Caùc kyù hieäu trong vieäc ñaùnh soá
cuûa hoï PAL noùi chung bao goàm 2 soá ñeám ñöôïc taùch rôøi nhau bôûi 1 hay 2 kyù töï.
Soá ñaàn tieân trong teân vi maïch cho bieát soá ngoõ vaøo cuûa vi maïch (ñaây chính laø soá
bieán ngoõ vaøo cuûa maûng AND). Soá thöù hai bieåu thò soá ngoû ra cuûa vi maïch. Kyù töï
naèm giöõa 2 soá chæ ra yù nghóa caùc thuoäc tính cuûa ngoû ra. Moät soá maõ kyù töï coù yù
nghóa laø:
H taùc ñoäng möùc thaáp.
L taùc ñoäng möùc cao.
P taùc ñoäng ngoû ra coù theå laäp trình.
C phaàn boå sung caùc ngoû ra.
S boä tuaàn töï.
Caùc kyù hieäu cuûa vi maïch hoï PAL ñöôïc xem laø nhöõng höôùng daãn cô
baûn cuûa vi maïch. Ngoaøi ra caùc coâng ty cheá taïo co øn cung caáp baûn thoâng soá kyõ
thuaät vaø sô ñoà logic cuûa vi maïch keøm theo ñeå laøm taøi lieäu tham khaûo cho caùc
nhaø thieát keá.
6. Hoï vi maïch GAL ( Generic Array Logic).
GAL laø moät nhoùm cuûa coâng ngheä EEPLD, noù ñöôïc giôùi thieäu vaø phaùt trieån
bôûi coâng ty Lattice Semiconductor Comp. Coâng ty naøy ñaõ ñöa ra moät khaùi nieäm
veà coång PLD coù kyù hieäu laø OLMCs (Output Logic Macrocells).
ÖÙng duïng vi maïch soá laäp trình Trang 34
- LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG
1
19
2
18
3
17
16
4
5
15
14
6
13
7
12
8
11
9
Hình 3.9 . Sô ñoà logic cuûa GAL16V8
ÖÙng duïng vi maïch soá laäp trình Trang 35
- LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG
Vi maïch naøy cuõng coù nhöõng ñaëc ñieåm laø coù theå xoùa baèng ñieän vaø laäp trình
laïi baèng caùc phaàn meàm vaø coâng cuï hoã trôï. Khaûo saùt caáu truùc cuûa vi maïch
GAL16V8 ñöôïc trình baøy ôû hình 3.10, GAL16V8 coù hình daïng 20 chaân laø moät vi
maïch phoå bieán trong hoï GAL.
Moãi moät OLMC coù 8 ngoû vaøo töông ñöông vôùi 8 tích soá trong moät bieåu
thöùc. Ngoaøi ra OLMC cuõng coù tín hieäu hoài tieáp ñöa veà ñeå ñieàu khieån, tín hieäu
xung ñoàng hoà, tín hieäu hoài tieáp veà maûng AND. Caùc vi maïch GAL ñeàu coù hoã trôï
nhöõng thanh ghi “Preload”, ñieàu naøy coù ích trong vieäc kieåm tra vi maïch. Maët
khaùc moät theá heä vi maïch môùi ñöôïc phaùt trieån laø vi maïch laäp trình heä thoáng kyù
hieäu laø ispEELD (In-system Progammable).
Vi maïch ñaàu tieân laø ispGAL16Z8, caáu truùc cuûa noù gaàn gioáng vôùi GAL16V8
nhöng ñöôïc theâm vaøo 4 chaân ñeå ñieàu khieån laäp trình. Trong heä thoáng
ispGAL16Z8 cho pheùp chu kyø laäp trình laø 10000 laàn vaø döõ lieäu ñöôïc giöõ coá ñònh
trong khoaûng thôøi gian 20 naêm. Ñoù cuõng laø quy ñònh cuûa nhöõng vi maïch theo
nguyeân taéc EPROM. Caáu truùc cuûa hoï GAL laø söï laëp laïi caáu truùc cuûa hoï PAL vaø
nhöõng ñaëc ñieåm cuûa hoï GAL ñöoïc thieát keá ñeå keát hôïp vôùi nhöõng vi maïch hoï
PAL. Ñieàu naøy ñöôïc theå hieän qua vieäc kyù hieäu caùc vi maïch hoï GAL vaø caáu
truùc teá baøo baûo veä cuûa noù.
7. Hoï vi maïch PEEL (Progammable Electrially Erasable Logic).
Hoï PEEL ñöôïc coâng ty International Cmos Technology INC giôùi thieäu. Noù
ñöôïc cheá taïo vôùi coâng ngheä EEPROM. Caáu truùc cuûa PEEL cuõng töông töï nhö
PAL vaø GAL, noù ñöôïc xoùa baèng ñieän vaø laäp trình cuõng nhôø vaøo phaàn meàm hoã
trôï. Khaûo sañt vi maïch PEEL18CV8 ñöôïc trình baøy ôû hình 3.10.
Vi maïch coù 20 chaân vôùi 8 ngoû ra ñöôïc caáu taïo bôûi coång PLD, moãi ngoõ ra coù
8 tích soá trong moät haøm cuûa bieåu thöùc vaø coù moät tích soá rieâng ñeå ñieàu khieån
coång ñeäm ngoû ra. Cöïc tính ngoû ra cuõng ñöôïc laäp trình caùc thanh ghi ôû ngoû ra cuûa
vi maïch ñöôïc Reset khoâng ñoàng boä, ngoaøi ra caùc thanh ghi coù theå ñöôïc choát
beân trong khi ngoû ra ñöôïc ñieàu khieån bôûi moät bieåu thöùc cuûa toång caùc soá haïng
cuûa ngoû vaøo. Ñaëc ñieåm naøy ñöôïc caûi tieán hôn soá vôùi caùc vi maïch PAL16V10
hay GAL16V8.
ÖÙng duïng vi maïch soá laäp trình Trang 36
- LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG
Vaøo/Clk
Vaøo/ra
Ngoû vaøo
Vaøo/ra
Ngoû vaøo
Vaøo/ra
Ngoû vaøo
Vaøo/ra
Ngoû vaøo
Vaøo/ra
Ngoû vaøo
Vaøo/ra
Ngoû vaøo
Vaøo/ra
Ngoû vaøo
Vaøo/ra
Ngoû vaøo
Hình 3.10 . Sô ñoà logic cuûa PEEL18CV8
8. Hoï vi maïch EPLD (Erasable PLD).
Coâng ty Altera laàn ñaàu tieân giôùi thieäu thuaät ngöõ xoùa caùc PLD baèng tia cöïc
tím vaø noù ñaõ trôû thaønh thuaät ngöõ chung cho coâng ngheä PLD ñeå tham khaûo cho
ÖÙng duïng vi maïch soá laäp trình Trang 37
- LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG
caùc vi maïch laäp trình xoùa baèng tia cöïc tím. Töø khi khôûi ñaàu, coâng ty Altera thay
ñoåi coâng ngheä cheá taïo PLD töø coâng ngheä löôõng cöïc sang coâng ngheä CMOS vì
coâng ngheä CMOS ñaït ñöôïc hieäu suaát cao veà khoâng gian (maät ñoä tích hôïp cao
hôn). Nhö PAL16L8 coù maät ñoä tích hôïp töø 100 leân 150 coång, PAL22V10 coù 500
ñeán 600 coång vaø EP310 (laø vi maïch ñaïi dieän cho hoï EPLD) coù treân 1000 coång.
Hình 3.12 trình baøy sô ñoà khoái cuûa EP310 coù 20 chaân caáu truùc goàm 8 coång PLD,
xung xoùa khoâng ñoàng boä vaø coù theå ñaët tröôùc caùc tích soá.
Caáu truùc cuûa coång PLD bao goàm caû khoái ñieàu khieån caáu truùc I/O. Caáu hình
cuûa ACB gioáng nhö caáu truùc cuûa coång PLD cuûa vi maïch PAL vaø GAL nhöng coù
chöùc naêng hoaït ñoäng ñôn giaûn hôn. Trong ñoù moãi coång coù 8 bieán ngoû vaøo cuøng
vôùi moät bieán ñeå ñieàu khieån coång ñeäm ngoû ra. Nhôø vaøo caáu truùc ACB I/O maø
EP310 coù caùc tín hieäu toå hôïp ngoû ra taùc ñoäng ôû möùc cao hoaëc thaáp hay caùc tín
hieäu ñöôïc ghi cuõng taùc ñoäng ôû möùc cao hoaëc thaáp. Ñoái vôùi tín hieäu hoài tieáp veà
maûng AND ñöôïc ñöa veà töø thanh ghi ôû ngoû ra. Caùc coång ñeäm ngoû ra ñöôïc ñieàu
khieån baèng caùc bieán rieâng cho pheùp caùc chaân cuûa vi maïch coù theå hoaït ñoäng hai
chieàu. Ngoaøi ra EP310 cuõng coù caàu chì baûo veä choáng sao cheùp vaø giôø ñaây caàu
chì baûo veä trôû thaønh moät tieâu chuaån cho caùc theá heä PLD môùi. Moät soá vi maïch
tieâu bieåu cho hoï EPLD laø EP900, coù caáu taïo 40 chaân, beân trong coù 24 khoái
ACB, maät ñoä tích hôïp hôn 1000 coång vôùi caùc toå hôïp ngoû ra coù löïa choïn. Nhöng
trong töông lai kyõ thuaät ngaøy caøng phaùt trieån thì maät ñoä tích hôïp coù theå leân ñeán
hôn 10000 coång logic trong moät chip.
Ngoaøi vi maïch EP900 thì coâng ty Altera coøn giôùi thieäu vi maïch EP1800 coù
68 chaân vôùi caùc chöùc naêng ñöôïc môû roäng hôn so vôùi EP900 vì soá coång logic
trong IC ñöôïc taêng gaáp ñoâi vaø soá ngoû vaøo cuõng vaäy. Vi maïch EP1800 coù theå
thöïc hieän ñoàng thôøi 4 chöùc naêng khaùc nhau, coù theå xem nhö ñoù laø 4 vi maïch rôøi.
Nhöõng vi maïch soá laäp trình ñang höôùng ñeán maät ñoä tích hôïp treân 1000 coång
logic trong moät chip thì ñang gaây aûnh höôûng ñeán caùc PLD coù maät ñoä tích hôïp
thaáp. Coâng ty Cypress Semicondutor ñang saûn xuaát caùc saûn phaåm öùng duïng
coâng ngheä CMOS coù toác ñoä cao. Saûn phaåm caïnh tranh cuûa hoï chuû yeáu laø caùc hoï
PAL thoâng thöôøng vaø PAL 22V10 ñaõ taïo ra theá heä PAL coù coâng suaát thaáp, toác
ñoä cao neân ñöôïc öùng duïng roäng raõi vaøo caùc lónh vöïc coâng nghieäp khaùc nhau.
Nhöõng vi maïch phoå bieán cuûa coâng ty Cypress Semicondutor nhö CY7C330,
CY7C331 vaø CY7C332.
ÖÙng duïng vi maïch soá laäp trình Trang 38
- LUAÄN VAÊN TOÁT NGHIEÄP GVHD : TRAÀN VAÊN TROÏNG
Vaøo/ra
C lk
L öïa choïn
Ngoû ra
0
1 9
2
13
3
8
.
.
. 14
.
7
.
.
15
.
. 6
.
.
16
.
5
.
.
.
17
.
4
.
18
.
. 3
.
19
Hình3.11. Sô ñoà logic coång laäp trình cuûa EPLD EP310
2
11
1
36
ÖÙng duïng vi maïch soá laäp trình Trang 39
nguon tai.lieu . vn