Xem mẫu
- PHẦN MỞ ĐẦU
1. LÝ DO CHỌN ĐỀ TÀI
Ngày nay, khoa học kỹ thuật phát triển hiện đại. Hệ thống thiết bị điện tử,
mạch điện tử, kỹ thuật điện tử-số ra đời đã làm thay đổi sâu sắc toàn bộ hoạt động
sản xuất của con người. Kỹ thuật điện tử-số đã và đang được thay thế dần kỹ thuật
tương tự, và nó đóng một vai trò then chốt trong cuộc cách mạng khoa học kỹ thuật
và công nghệ. Song song với sự phát triển thần kì cuộc cách mạng khoa học-công
nghệ, kỹ thuật số đã dần dần có mặt ở hầu hết tất cả các thiết bị từ thiết b ị dân
dụng đến thiết bị công nghiệp, đặc biệt là trong lĩnh vực thông tin liên lạc, phát thanh
truyền hình, tự động điều khiển… Nó giải quyết được khối lượng công việc lớn,
giảm kích thước của các mạch điện tử đồng thời chúng có nhiều tính năng hơn và độ
chính xác cao hơn nhiều. Có thể nói rằng kỹ thuật số ra đời là cuộc cách mạng trong
ngành kỹ thuật điện tử.
Thế kỷ 21 chứng hiến sự phát triển với tốc độ chóng mặt của khoa học-công
nghệ, nó đóng vai trò then chốt trên tất cả các lĩnh vực của cuộc sống vì vậy mỗi
một chúng ta, đặc biệt là thế hệ trẻ, sinh viên ngành kỹ thuật khi sống trong thế kỷ
mới này, cần phải hiểu rõ và có kiến thức về kỹ thuật số. Do đó tôi chọn đề tài “Tìm
hiểu về bộ ghi dịch và IC có chức năng liên quan” làm đề tài bài tập lớn.
2. MỤC TIÊU ĐỀ TÀI
- Sinh viên bước đầu tìm hiểu về nghiên cứu khoa học.
- Hiểu được mạch logic tổ hợp.
- Nắm vững kiến thức về bộ ghi dịch.
- Phân tích được IC có chức năng tương tự.
3. NHIỆM VỤ ĐỀ TÀI
- Trình bày về flipflop.
- Tìm hiểu về bộ ghi dịch.
- Nghiên cứu về IC có chức năng liên quan.
1
- 4. PHƯƠNG PHÁP NGHIÊN CỨU
- Phương pháp lý thuyết :
+ Sưu tầm tài liệu, sách tham khảo, internet...
+ Tìm kiếm các IC có chức năng như mạch được giao.
5 GIỚI HẠN ĐỀ TÀI
- Nghiên cứu vấn đề trên cơ sở lý thuyết.
- Flip flop và bộ ghi dịch.
- IC 74HC595A
6. BỐ CỤC BÀI TẬP LỚN
- Chương 1: Tìm hiểu về Flip Flop
- Chương 2: Giới thiệu về bộ ghi dịch
- Chương 3: Tìm hiểu về IC có chức năng liên quan “IC 74HC595A”.
2
- PHẦN NỘI DUNG
CHƯƠNG 1
TÌM HIỂU VỀ FLIP FLOP
1.1 ĐỊNH NGHĨA
Trigơ trong tiếng anh gọi là Flip-Flop viết tắt là FF. Nó là một phần tử nhớ có 2
trạng thái cân bằng ổn định tương ứng với 2 mức logic 0 và 1. Dưới tác dụng của các
tín hiệu điều khiển ở lối vào, trigơ có thể chuyển về một trong hai trạng thái cân
bằng, và giữ nguyên trạng thái đó chừng nào chưa có tín hiệu điều khiển làm thay
đổi trạng thái của nó.
1.2 PHÂN LOẠI
- Theo chức năng + RS-FF
+ D-FF
+ T-FF
- Theo cách làm việc + Không đồng bộ
• Bình thường
+ Đồng bộ
• Chủ-tớ
1.3 KÝ HIỆU
Pr
Q
Đầu vào Flip Đầu ra
Fop
CLK
CLR
Hình 1.1: Ký hiệu của flip flop
- Vi mạch có thể có 1, 2 hoặc nhiều lối vào điều khiển
- Chân CLK có thể có hoặc không
- Pr (preset) có thể có hoặc không
3
- - Q và Q có 2 lối ra và luôn luôn có giá trị ngược nhau
- Tùy từng loại FF do chế tạo có thể còn có đầu vào xóa (thiết lập 0), đ ầu vào
thiết lập (thiết lập 1), đầu vào đồng bộ (CLK).
1.4 CHỨC NĂNG
Flip-flop và chốt được sử dụng như các yếu tố lưu trữ dữ liệu
- Có thể lưu trữ 2 trạng thái 0 hoặc 1 (nhớ).
- Có khả năng tiếp nhận (ghi vào), lưu trữ trong một thời gian tùy theo yêu cầu
và xuất ra (đọc ra) một trạng thái (1 bit) nhị phân đang được lưu trữ trong FF.
- Việc mở rộng các chức năng của FF sẽ được thực hiện nhờ có các đầu vào
điều khiển hành vi của FF ngoài các đầu vào tín hiệu đã nói tới (xóa tín hi ệu đang
lưu, cho phép ghi hay đọc ...).
1.5. CÁC LOẠI FLIP FLOP
1.5.1. Flip Flop RS
1.5.1.1 Sơ đồ khối
S Q
RS-FF
R
Hình 1.2: Ký hiệu RS-FF
Flip Flop RS (RS-FF) là một phần tử nhớ cơ bản có 2 trạng thái cân bằng bền
vững, nó có 2 lối vào R, S và 2 lối ra Q và .Q và luôn ngược nhau
Q, Q là 2 lối ra của FF.
1.5.1.2 . Bảng sự thật
4
- Mốt hoạt động
Sn Rn Qn+1
Nhớ
0 0 Qn
Xác lập
1 0 1
0 1 0 Xóa
Cấm dùng
1 1 Không cho phép
Bảng 1.1: Bảng sự thật của RS-FF
1.5.1.3 Sơ đồ logic
S
I
Q
II
R
Hình 1.3: Sơ đồ logic của RS-FF
1.5.1.4 Nguyên tắc hoạt động
- Khi S = 0, R = 0: Lối ra vẫn giữ trạng thái cũ Qn : Trạng thái nhớ.
Nế u trạ ng thái ban đ ầu Q n = 0, cả 2 l ối vào c ủa c ửa logic NOR I đ ều b ằng
0 nên l ối ra c ủa nó là Q = 1 và l ối ra c ủa NOR II là Q = 0 trùng v ới tr ạng thái
ban đ ầu tr ướ c đó. T ức là đã nh ớ tr ạng thái Q = 0. N ếu tr ạng thái ban đ ầu Q n = 1
thì l ối ra Q = 0 và l ối ra c ủa NOR II là Q = 1 trùng v ới tr ạng thái ban đ ầu tr ước
đó. Tức Q = 1.
- Khi S = 0, R = 0: Lối ra Qn = 1: Trạng thái xác lập.
Nếu lúc khởi đầu Sn = 1, Rn = 0 lối ra NOR I là Q = 0, cả 2 lối vào của NOR II
đều bằng 0 nên lối ra Q của nó ở trạng thái kết thúc Qn+1 = 1: Trạng thái xác lập.
- Khi S = 0, R = 1: Lối ra Qn+1 = 0: Trạng thái xóa.
Nếu lúc khởi đầu Sn = 0, Rn = 1, mạch logic NOR II có một lối vào Rn = 1 nên
lối ra của nó Q = 0, cả hai lối vào của NOR I đều bằng 0 nên lối ra Q = 1, vậy trạng
thái kết thúc của FF Qn+1 = 0 ứng với trạng thái xóa của FF.
5
- - Khi S = 1, R = 1 : Trạng thái không được dùng.
Nếu lúc khởi đầu Sn = 1, Rn = 1, cả 2 lối ra của FF, Q và Q đều bằng 0, không
thể có vì vậy không thể để S và R đồng thời ở mức 1 được.
1.5.2 Flip Flop T
1.5.2.1 Sơ đồ khối
S
Q
T-FF
CLK
R
Hình 1.4: Sơ đồ khối của T-FF
1.5.2.2 Bảng sự thật
tn tn+1
Sn Rn Qn+1
0 0 Qn
1 0 1
0 1 0
1 1 Không cho phép
Bảng 1.2: Bảng sự thật của T-FF
1.5.2.3 Sơ đồ logic
Được tạo ra từ JK-FF bằng cách nối J, K với nhau J = K = T.
S
Q
CL
K
R
Hình 1.5: Sơ đồ logic T-FF
1.5.2.4 Nguyên tắc hoạt động
Flip Flop T (T-FF) chỉ hoạt động ở chế độ đồng bộ
Từ bảng trạng thái, ta thấy T-FF chỉ thay đổi trạng thái đầu ra khi T = 1, K = 1.
6
- Giả sử ban đầu Qn= 0, khi T = 1 và CLK = 1, đầu ra của T-FF sẽ trở thành ‘1’.
Đầu ra của FF sẽ duy trì trạng thái ‘1’ cho đến khi T = 1 và CLK = 1 l ần nữa. Nói
cách khác đầu ra của T-FF sẽ thay đổi giữa giá trị ‘0’ và ‘1’ khi T = 1 và CLK = 1.
1.5.4. Flip Flop JK
1.5.4.1. Sơ đồ khối SD
J
Q
CLK JK-FF
K
CD
Hình 1.6: Sơ đồ khối của JK-FF
1.5.4.2. Bảng sự thật
tn tn+1
Jn Kn Qn+1
0 0 Qn
1 0 1
0 1 0
1 1 n+1
Bảng 1.3. Bảng sự thật của JK-FF
1.5.4.3. Sơ đồ logic
J Q
CLK
K
Hình 1.7: Sơ đồ logic của JK-FF
1.5.4.4. Nguyên tắc hoạt động
Các JK Flip Flop (JK-FF) trong thực tế ngoài các lối vào J, K hoạt động đồng bộ
với lối vào xung nhịp CLK. FF còn có lối vào không đồng bộ là lối vào xóa CD (Clear
data) và lối vào đặt SD (set data). Hai lối vào này hoạt động độc lập không phụ thuộc
7
- vào các xung nhịp và các lối vào J, K.trạng thái ra của JK-FF phụ thuộc vào mức điện
áp của lối vào không đồng bộ như RS-FF.
Để FF hoạt động được ở chế độ đồng bộ, hai lối vào không đồng bộ đ ặt, xóa
phải để đúng mức điện áp .
Khi J, K để ở mức cao, cứ mỗi lần có xung nhịp tác dụng FF lại chuy ển tr ạng
thái một lần, sau hai nhip tác dụng FF lại chuyển về trạng thái cũ.
1.5.3 . Flip Flop D
1.5.3.1. Sơ đồ khối
SD
D Q
D-FF
CLK
CD
Hình 1.8: Sơ đồ khối D-FF
1.5.3.2. Bảng sự thật
tn tn+1
CLK Dn Qn+1
0 X Qn
1 0 0
1 1 1
Bảng 1.4: Bảng sự thật của D-FF
1.5.3.4. Nguyên tắc hoạt động
Số liệu ở lối vào D sẽ được chuyển đến lối ra Q của Flip Flop D (D-FF) sau
một xung nhịp, tức là số liệu được chuyển đến lối ra chậm mất một khoảng thời
gian bằng độ rộng xung nhịp.
CHƯƠNG 2
GIỚI THIỆU VỀ BỘ GHI DỊCH
2.1 ĐỊNH NGHĨA
8
- Bộ ghi dịch (còn gọi là thanh ghi dịch) có cấu tạo bao gồm nhiều FF kết nối với
nhau thực hiện chức năng ghi nhận dữ liệu và tùy theo tín hiệu điều khiển, có th ể
dịch chuyển dữ liệu ghi sang phải hoặc sang trái, theo tác động của xung nhịp.
2.2 PHÂN LOẠI
2.2.1 Phân loại
Thông thường người ta hay dùng các trigơ D hoặc các flip flop (FF) khác nhưng
mắc theo kiểu D để tạo thành đĩa ghi.
Có 2 cách ghi:
+ Ghi song song: Các bit của từ nhị phân được ghi đồng thời một lúc vào ổ ghi.
+ Ghi nối tiếp: Các bit của từ nhị phân được đưa vào bộ ghi dịch một cách
tuần tự theo thứ tự của nhị phân.
2.2.2 Ứng dụng của bộ ghi dịch
Bộ ghi dịch được sử dụng rộng rãi đ ể nhớ số li ệu, chuy ển s ố li ệu song song
thành nối tiếp, nối tiếp thành song song. B ộ ghi d ịch là thành ph ần không th ể
thiếu được trong CPU của các hệ thống xử lý, trong các c ổng vào ra có kh ả năng
lập trình.
Bộ ghi dịch còn được dùng để thiết kế bộ đếm, tạo dãy tín hiệu nhị phân tuần
hoàn theo yêu cầu cho trước.
9
- 2.3 CẤU TẠO
Bộ ghi dịch gồm một dãy các phần tử nhớ đơn bit (FF) được mắc liên tiếp và
đóng trong cùng một vỏ. Các FF sử dụng trong bộ ghi thường là D-FF hoặc là các
loại khác nhưng mắc Theo kiểu D. Để ghi n bit thông tin người sử dụng n FF, đầu ra
của FF này được mắc vào đầu vào của FF tiếp theo.
Đầu vào JA A JB B JC C JD D
KA KB KC KD
Xung
Clock
Hình 2.1: Bộ ghi dịch 4 bit dùng JK-FF
Thông tin được nạp vào bộ ghi dịch từng bit một và được đồng bộ với xung
nhip Ck: bit đầu tiên, các bit thông tin khác đã được ghi trong thanh ghi s ẽ đ ược dịch
phải 1 bit, nghĩa là bit lưu trữ trong FF-A sẽ chuyển sang FF-B, bit lưu trữ trong FF-B
sẽ chuyển sang FF-C… và cứ như vậy cho đến FF cuối cùng.
2.4 CÁC BỘ GHI DỊCH
2.4.1 Bộ ghi song song
a. Sơ đồ
D4
D3
D2
D1
D SD Q
D SD Q
D SD Q D SD Q
CLK Q
CLK Q
CLK Q CLK Q
CD
CD
CD CD
Xóa
Ghi
Điều khiển ra
Q4
Q3
Q2
Q1
Hình 2.2: Sơ đồ bộ ghi song song 4 bit.
10
- b. Nguyên tắc hoạt động
Trước tiên dùng xung CD để xóa, lối ra Q1Q2Q3Q4=0000.
Các số liệu càn ghi đưa vào lối vào D1D2D3D4.
Khi có xung điều khiển CLK, dữ liệu được nạp vào bộ nhớ song song và cho lối
ra song song Q1Q2Q3Q4=D1D2D3D4.
Mỗi lối ra Q được đưa vào 1 lối vào của các cửa VÀ. Muốn cho dữ liệu ra
thẳng lối ra thì lối vào “điều khiển ra” phải bằng 1. Nếu chưa muốn cho dữ liệu ra
lối ra thì để “điều khiển ra” bằng 0.
2.4.2 Bộ ghi dịch nối tiếp
2.4.2.1 Bộ ghi dịch nối tiếp dịch phải có lối ra song song và ra nối tiếp
a. Sơ đồ
Ra nối tiếp
Vào nối D SD Q D SD Q D SD Q
D SD Q
tiếp CLK Q CLK Q CLK Q
CLK Q CD
CD CD
CD
Xóa
Ghi
Điều khiển ra
Q3
Q1 Q2 Q4
Hình 2.3: Bộ ghi nối tiếp dịch phải
b. Bảng trạng thái
CK Q1 Q2 Q3 Q4
0 0 0 0 0
1 D4 0 0 0
2 D3 D4 0 0
3 D2 D3 D4 0
4 D1 D2 D3 D4
Bảng 2.1: Bảng trạng thái của Bộ ghi nối tiếp dịch phải
11
- c. Nguyên tắc hoạt động
Khi cho một xung kim âm tác động vào lối vào xóa, các lối ra Q c ủa cả 4 FF
trong bộ ghi đều ở trạng thái 0.
Muốn ghi ta phải đưa các bit thông tin nối tiếp về thời gian truyền lần lượt vào
lối vào nối tiếp theo sự điều khiển đồng bộ của các xung nhịp. Cứ sau mỗi xung
nhịp, trạng thái của các trigơ lại được xác lập theo thông tin ở lối vào D của nó.
Sau khi kết thúc quá trinh ghi muốn đưa dữ liệu ra ở các lối ra song song ta đặt
mức 1 ở lối điều khiển ra, lối ra của các cửa AND ở lối ra song song sẽ được xác
lập theo trạng thái Q1, Q2, Q3, Q4 của các trigơ trong bộ ghi. Trong cách điều khiển dữ
liệu ra song song này thông tin trong bộ ghi vẫn được duy trì.
Để điều khiển dữ liệu ra nối tiếp, ta phải tác đ ộng một 4 nhóm xung nh ịp
cũng ở lối vào điều khiển ghi. Sau 4 xung nh ịp tác đ ộng 4 bit d ữ li ệu đ ược đ ưa ra
khỏi bộ ghi.
2.4.2.2 Bộ ghi nối tiếp dịch trái có các lối ra song song và lối ra nối tiếp
a. Sơ đồ
Vào dịch trái
Ra nối tiếp
_
SD SD
SD
SD Q Q
D D Q
Q D
D
CLK Q CLK Q
CLK Q
CLK Q
CD CD
CD
CD
Xóa
Ghi
Điều khiển
ra
Q3 Q4
Q1 Q2 Ra song song
Hình 2.4: Ghi nối tiếp dịch trái có các lối ra song song và ra nối tiếp.
12
- b. Bảng sự thật
CK Q1 Q2 Q3 Q4
0 0 0 0 0
1 0 0 0 D1
2 0 0 D1 D2
3 0 D1 D2 D3
4 D1 D2 D3 D4
Bảng 2.2: Bảng sự thật
c. Nguyên tắc hoạt động
Cấu trúc của bộ ghi này cũng tương tự như bộ ghi dịch phải nó chỉ khác trật tự
sắp xếp các FF trong bộ ghi. Quá trình điều khiển xóa, điều khiển ghi vào và đưa dữ
liệu ra hoàn toàn tương tự như bộ ghi dịch phải.
2.4.2.3 Mạch vừa ghi nối tiếp dịch phải, vừa ghi song song
13
- a. Sơ đồ
D1 D2 Vào song song D3 D4
M
A4 B4
A3 B3
B2
A2
A1 B
1
4
3
1 2
Ra nối tiếp
Vào nối tiếp SD
DQ
SD SD Q
SD
_
D Q D
CLK Q Q
D Q
_ _
CLK Q CD CLK Q CLK Q
CD CD CD
Xóa
Ghi
Điều khiển ra
Q1 Q4
Q2 Q3
Hình 2.5. ghi nối tiếp dịch phải và ghi song song.
c. Nguyên tắc hoạt động
Sơ đồ thêm lối vào M: Mốt điều khiển ghi song song hoặc ghi dịch nối tiếp.
Khi M = 1, các lối ra các cửa AND B1, B2, B3, B4 đều ở mức 0, lối ra của FF
trước được nối vào lối vào D của FF sau, lối vào nối tiếp đ ược nối vào l ối vào D
của FF 1. Thông tin từ các lối vào song song không được truyền vào trong mạch. Như
vậy, khi M = 1 mạch lúc này trở thành bộ ghi nối tiếp dịch phải. Muốn ghi đ ủ 4 bit
vào thanh ghi ta phải có 4 xung đưa vào C k điều khiển ghi. Khi quá trình ghi kết thúc,
14
- muốn đưa ra ở các lối ra song song ta cần chỉ đặt mức logic 1 ở chân điều khiển cho
phép ra của cửa 3 trạng thái. Muốn lấy ra ở lối ra nối tiếp ta cần phải tác đ ộng vào
lối vào xung nhịp một nhóm gồm 4 xung thì toàn bộ 4 bit được đ ẩy ra khỏi bộ ghi
dịch 4 bit. Cứ mỗi lần ghi 4 bit mới vào bộ ghi thì đồng thời có 4 bit cũ được đưa ra
khỏi thanh ghi.
Khi M = 0, các lối ra của các cửa AND A1, A2, A3, A4 ở mức 0. Thông tin không
được truyền vào lối vào D của FF 1, thông tin từ lối ra Q của FF tr ước không đ ược
truyền vào lối vào D của FF sau. Thông tin từ các lối vào song song được truyền trực
tiếp vào các lối vào D của các FF. Mạch trở thành bộ ghi song song ra song song.
Muốn ghi chỉ cần 1 xung nhịp điều khiển ghi là dữ liệu từ các lối vào song song
được nạp vào bộ ghi. Muốn đưa số liệu ra lối ra song song đặt tại chân điều khi ển
cho phép ra cửa 3 trạng thái bằng 1.
15
- 2.4.2.4 Bộ ghi nối tiếp dịch phải, vừa dịch trái
a. Sơ đồ
M
A4 B4
B3
A3
B2
A2
B1
A1
X2
4
3
1 2
Y2 X1 SD
Y1
DQ
SD SD SD
_
D Q DQ
DQ
Clk Q
_
_
Clk Q
Clk Q CD Clk Q
X3 CD CD
CD
X4 Xóa
X5
Ghi
Điều khiển ra
Q3 Q4
Q1 Q2
Hình 2.6: Bộ ghi nối tiếp dịch phải, vừa dịch trái.
b. Nguyên tắc hoạt động
Khi M = 1: các lối ra của các cửa AND B1, B2, B3, B4 đều ở mức 0, đường
truyền thông tin từ lối vào ra Y2 bị ngắt. Đường truyền thong tin theo chiều từ X1 ra
Y1 được thiết lập.
Khi M = 0, mạch trở thành bộ ghi dịch trái nối tiếp có đường vào X2 ra nối tiếp
Y2 hoặc ra song song.
16
- Chương 3
TÌM HIỂU IC 74HC595A
3.1 MÔ TẢ CHUNG
IC 74HC595Ađược sản xuất bởi công ty “ON semiconductor” vào tháng 3 năm
2000 theo công nghệ LLC (SCILLC).
IC 74HC595A là IC ghi dịch 8 bit kết hợp chốt dữ liệu, đầu vào nối tiếp, đ ầu ra
song song. Chấp nhận tín hiệu ghi thay đổi nối tiếp và cung cấp một đầu ra nối tiếp.
Ngoài ra thay đổi ghi cũng cung cấp dữ liệu song song với chốt 8 bit. Ghi thay đổi và
chốt có đầu vào xung nhịp độc lập, điều này gây ra thiết lập lại không đ ồng bộ cho
chuyển đổi cách ghi.
HC595A giao di ệ n tr ực ti ếp v ới SPI chu ỗi d ữ li ệu trên c ổng CMOS,
MPUs và MCUs.
Khả năng đầu ra của ổ đĩa: 15 TSTTL rất nhiều.
Đầu ra trực tiếp cho giao diện CMOS, NMOS và TTL.
Phạm vi hoạt động điện áp: 2.0 đến 6.0V.
Đầu vào hiện tại thấp: 1.0 A
Khả năng chống tiếng ồn cao của thiết bị CMOS.
Phù hợp với các yêu cầu xác định tiêu chuẩn
Con chip có cấu tạo phức tạp
Cải tiến HC595
Cải tiến sự truyền chậm
50% tĩnh điện thấp
Cải thiện truyền tín hiệu đầu vào
Chức năng: Thường dùng trong các mạch quét Led 7, Led matrix…
17
- 3.2 SƠ ĐỒ CHÂN LINH KIỆN
Hình 3.1: Sơ đồ chân IC 74HC595A
3.3 GIẢI THÍCH MỘT SỐ CHÂN QUAN TRỌNG
Đầu vào:
Chân 14: Dãy dữ liệu vào. Dữ liệu trên chân thay đổi thành 8 bit thay đổi theo
thứ tự ghi.
Đầu vào dữ liệu nối tiếp. Tại một thời điểm xung clock chỉ dựa vào 1 bit.
Chân 11:Thay đổi ghi xung Clock vào. Quá trình chuyển đổi từ thấp đến cao
đầu vào dữ liệu và đầu vào nối tiếpđể chuyển tới 8 bit thay đổi.
Thiết lập lại (Chân 10)
Hoạt động thấp, thay đổi cách ghi ghi không đồng bộ thiết lập đ ầu vào. Trên
chân này thiết lập lại sự thay đổi ghi tỉ lệ của thiết bị này thấp. Chốt 8 bit là không bị
ảnh hưởng.
Khi chân này ở mức thấp (mức 0) thì dữ liệu sẽ bị xóa trên chip.
Chốt Clock (chân 12)
Chốt vào xung nhịp lưu trữ. Chuyển tiếp vào đầu vào nhỏ, chốt dữ liệu ghi thay đổi.
Khi có xung clock tích cực ở sườn dương thì cho phép xuất dữ liệu trên các chân.
18
- Chân 13, Đầu ra cho phép:
Cho phép hoạt động ở mức thấp. Đầu vào ở mức thấp cho phép các dữ liệu ở
các chốt được đưa ra tại các đầu ra, mức cao nhất trên đầu vào ảnh hưởng đ ến kết
quả đầu ra (QA-QH) vào tình trạng trở kháng cao, đầu ra nối tiếp không bị bộ phận
này điều khiển.
Khi ở mức cao, tất cả các đầu ra trở về trạng thái cao trở, không có đầu ra nào
được cho phép.
Đầu ra
QA - QH (Chân 15, 1,, 2, 3, 4, 5, 6, 7)
Không liên quan, 3 trạng thái, Chốt đầu ra.
Xuất dữ liệu khi chân 13 tích c ực ở mức th ấp và có một xung tích c ực ra
sườn âm .
SQH (Chân 9)
Không liên quan, dãy dữ liệu đầu ra. Đây là đầu ra của giai đoạn thứ 8 của sự thay
đổi ghi 8 bit. Đầu này không có khả năng ở 3 trạng thái.
Chân dữ liệu nối tiếp nhau thì chân này đưa đầu vào của con tiếp theo khi đã dịch đủ
8 bit.
19
- 3.4 SƠ ĐỒ LÔGIC, NGUYÊN LÝ HOẠT ĐỘNG, BẢNG GIÁ TRỊ, SƠ ĐỒ LOGIC
MỞ RỘNG
3.4.1 Sơ đồ lôgic
Dãy dữ 14 15
A QA
liệu vào 1 Dữ
QB
2 liệu
QC
3
ra
QD
4
QE song
5
QF song
6
Thay đổi Chốt QG
7
cách ghi QH
Thay đổi
xung clock 11
Dãy dữ
Bắt đầu lại 10 9 SQH liệu
12 đầu ra
Chốt clock
VCC = PIN 16
Cho phép 13 GND = PIN 18
đầu ra
Hình 3.2: Sơ đồ logic IC 74HC595A.
3.4.2 Nguyên lý hoạt động
IC 74HC595A hoạt động theo nguyên tắc của bộ ghi dịch nối tiếp phải có lối ra song
song và nối tiếp .
Khi cho một xung kim âm tác động vào lối vào xóa, các lối ra Q của cả 8 FF
trong IC đều ở trạng thái 0.
Muốn ghi ta phải đưa các bit thông tin nối tiếp về thời gian truyền lần lượt vào
lối vào nối tiếp theo sự điều khiển đồng bộ của các xung nhịp. Cứ sau mỗi xung
nhịp, trạng thái của các FF lại được xác lập theo thông tin ở lối vào D của nó.
Sau khi kết thúc quá trinh ghi muốn đưa dữ liệu ra ở các lối ra song song ta đặt
mức 1 ở lối điều khiển ra, lối ra của các cửa AND ở lối ra song song sẽ được xác
lập theo trạng thái Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8 của các FF trong IC. Trong cách điều
khiển dữ liệu ra song song này thông tin trong bộ ghi vẫn được duy trì.
Để điều khiển dữ liệu ra nối tiếp, ta tác đ ộng một 8 nhóm xung nh ịp cũng ở
lối vào điều khiển ghi. Sau 8 xung nhịp tác đ ộng 8 bit d ữ li ệu l ần l ượt đ ược đ ưa
ra khỏi IC.
20
nguon tai.lieu . vn