Xem mẫu
BỘ CÔNG THƯƠNG
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
KHOA : ĐIỆN TỬ
THIẾT KẾ VI MẠCH TRÊN FPGA
Giáo viên hướng dẫn:
Sinh viên thực tập:
Lớp:
Tống Văn Luyên
Nguyễn Thanh Tùng
ĐH CNKT DT6 K6
Hà Nội 03/03/2015
MỤC LỤC
Hà Nội University of Industry Faculty of Electronics
Danh mục hình
3 Sinh viên thực tập: Nguyễn Thanh Tùng
ỜI GIỚI THIỆU
Trong những năm gần đây công nghệ điện từ đã và đang phát triển nhảy
vọt. Các loại IC LSI( Large Scale Integration), VLSK(Very Large Scale
Integration) với khả năng tích hợp tới hàng triệu Transistor đã ra đời với nhiều
ứng dụng khác nhau trong Công nghệ thông tin, Điện tử viễn thông, Tự động
hoá... không ngừng đáp ứng các nhu cầu của xã hội .Một trong những công nghệ
mới được ra đời, có thể thay thế cho các hệ thống số trước đây đòi hòi rất nhiều
thời gian và chi phí cho nghiên cứu và chế tạo, đó là công nghệ ASIC
(Application Specific Integrated Circuit). Dẫn đầu trong lĩnh vực này là sản phẩm
FPGA (Field Programmable Gate Array và CPLD (Complex Programmable Logic
Devices). Sử dụng FPGA hoặc CPLD có thể tối thiểu hóa được nhiều công đoạn
thiết kế, lắp ráp vì hầu hết được thực hiện trên máy tính. Các ngôn ngữ mô
phòng phần cứng (HDL: Hardware Description Languages) như ABEL, VHDL,
Verilog, Schematic... cho phép thiết kế và mô phỏng hoạt động của mạch bằng
chương trình. Các chương trình mô phỏng cho phép xác định lỗi thiết kế một
cách dễ dàng và kết quà thực hiện của chương trình là một file bít cấu hình
(bitstream) đế nạp (download) vào FPGA và CPLD để nó hoạt động giống như
một mạch logic. Các FPGA và CPLD với khả năng tích hợp cao tới hàng triệu
gate và cấu trúc mạch tối ưu hoá mật độ tích hợp, hiệu suất cao cho phép xử lý
nhanh số liệu, độ tin cậy và chất lượng cao, dễ sử dụng do đó được ứng dụng
rất đa dạng trong nhiều loại thiết bị điện tử hiện nay.
Hà Nội University of Industry Faculty of Electronics
Trong báo cáo này em chỉ tập trung đề cập tới khía cạnh ngôn ngữ mô tả
phần cứng sử dụng ngôn ngữ VHDL và giới thiệu về FPGA họ SPARTAN3E
của hãng Xilinx.
CHƯƠNG 1: TỔNG QUAN VỀ CÁC PHƯƠNG PHÁP
THIẾT KẾ VI MẠCH
1.1. Các phương pháp thiết kế tiền HDL
1.1.1. Phương pháp thiết kế dùng hàm logic
Trong việc thiết kế các hệ thống số, sẽ rất khó khăn nếu người thiết kế
không có những kiến thức cơ bản về đặc điểm và chức năng của các phần tử
logic cơ bản như các cổng logic AND, OR, NOT,… cũng như các flip flop. Hầu
hết các mạch logic tạo nên nhờ các cổng logic và các flip flop được thiết kế theo
phương thức truyền thống dựa trên các hàm logic (boolean equations). Nhiều kĩ
thuật thiết kế đã ra đời nhằm tối ưu hóa phương pháp truyền thống này, một
trong các công việc để tối phương pháp thiết kế dùng hàm logic là giảm thiểu
các phương trình logic giúp sử dụng các cổng logic và flip flop hiệu quả hơn.
5 Sinh viên thực tập: Nguyễn Thanh Tùng
...
- tailieumienphi.vn
nguon tai.lieu . vn