Xem mẫu
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
----------
ĐỀ TÀI
Báo cáo thí nghiệm cấu kiện điện tử
Giáo viên hướng dẫn :
Họ tên sinh viên :
----------
1 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
MỤC LỤC
MỤC LỤC .............................................................................................................................. 1
BÀI 1:.....................................................................................................................................3
SEMICONDUCTOR FUNDAMENTAL ................................................................................3
Chủ đề 1: Giới thiệu về chất bán dẫn .................................................................................3
Chủ đề 2 : Diode và chỉnh lưu bán kỳ..................................................................................3
Chủ đề 3 : Chỉnh lưu toàn kỳ và mạch lọc ...........................................................................6
Chủ đề 4 : Tiếp giáp của Transistor và sự phân cực Dc cho Transistor PNP....................... 10
Chủ đề 5 : Đường tải và hệ số khuyếch đại của Transistor ................................................. 11
BÀI SỐ 2:............................................................................................................................. 13
CÁC NGUYÊN LÝ CƠ BẢN CỦA F.E.T............................................................................ 13
I. THIẾT BỊ................................................................................................................... 13
II. NỘI DUNG: ............................................................................................................ 13
CHỦ ĐỀ 1: LÀM QUEN VỚI BẢNG MẠCH .................................................................. 13
CHỦ ĐỀ 2: FET CÓ CỔNG TIẾP GIÁP – JFET ............................................................. 13
CHỦ ĐỀ 3: MẠCH KHUẾCH ĐẠI BẰNG JFET............................................................. 16
CHỦ ĐỀ 4: NGUỒN DÒNG BẰNG JFET ....................................................................... 17
CHỦ ĐỀ 5: MOSFET CỔNG ĐÔI................................................................................... 19
CHỦ ĐỀ 6: TRANSISTOR ĐƠN NỐI - UJT.................................................................... 21
BÀI SỐ 3:............................................................................................................................. 23
THYRISTOR VÀ CÁC MẠCH ĐIỀU KHIỂN CÔNG SUẤT .............................................. 23
Tìm hiểu thyristor và các mạch điều khiển công suất......................................................... 23
II. DỤNG CỤ:............................................................................................................... 23
III. NỘI DUNG:............................................................................................................ 23
CHỦ ĐỀ 1: LAM QUEN VỚI BẢN MẠCH..................................................................... 23
CHỦ ĐỀ 2: SCR ............................................................................................................... 25
CHỦ ĐỀ 3: ĐIỀU KHIỂN SCR BẰNG TÌN HIỆU DC ................................................... 26
CHỦ ĐỀ 4 : ĐIỀU KHIỂN SCR BẰNG TÍN HIỆU AC ................................................. 28
Chủ đề 5:........................................................................................................................... 30
ĐIỀU KHIỂN CÔNG SUẤT KHI SCR ĐƯỢC KÍCH DẪN BẰNG MẠCH UJT............ 30
CHỦ ĐỀ 6: TRIAC ................................................................................................ 32
CHỦ ĐỀ 7: ĐIỀU KHIỂN CÔNG SUẤT AC BẰNG TRIAC......................................... 33
BÀI SỐ 4:............................................................................................................................. 35
2 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
BÀI 1:
SEMICONDUCTOR FUNDAMENTAL
I.Thiết bị:
- Máy hiện sóng 2 chiều
- Máy tạo sóng sin
- Bảng mạch
II.Nội dung thí nghiệm:
Chủ đề 1: Giới thiệu về chất bán dẫn
a. Mục đích:
Hiểu định nghĩa giải thích về vật liệu bán dẫn và chức năng của nó trong các dụng bán
dẫn.Nhận dạng và kiểm chứng nguyên lý hoạt động của một số dụng cụ bán dẫn.
b. Kết luận:
- Diode và transistor được cấu trúc từ vật liệu bán dẫn, thường là silicon và
Germanium.
- Diode có một tiếp giáp PN, Transistor có 2 tiếp giáp PN.
- Diode,zener, LED khác nhau về kí hiệu.
- Ký hiệu của PNP transistor có chiều mũi tên cực BASE,còn NPN thì chiều mũi tên
chỉ vào cực Emiter
- Diode có 2 cực Anode và Cathode.Transistor có 3 cực Emiter,Base,collector.
Chủ đề 2 : Diode và chỉnh lưu bán kỳ
a. Mục đích :
Hiểu, giải thích và mô tả các nguyên lý và các đặc tính hoạt động của Diode bán dẫn.
Mạch thí nghiệm :
Các thông số đo được trên mạnh là :
VA = -10VDC
VR1 = -9.37
VR2 = -0.1mV
Với các giá trị như thế CR1 được phân cực thuận, CR2 được phân cực nghịch.
3 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Các thông số đo được trên mạnh là :
VA = 10VDC
VR1 = 0.1mV
VR2 = 9.39V
Với các giá trị như thế CR1 được phân cực nghịch, CR2 được phân cực thuận.
Dựa vào định luật Ohm ta xác định được dòng điện qua điện trở R2 :
VR 2
IR 2 2 .85mA
R2
Dựa và giá trị của IR2 ta xác định được dòng qua CR2 :
ICR2 = 2.85mA
VA (V) VR2 (V) ICR2 = VR2 /3.3KΩ (mA) VD = VA – VR2 (V)
0.75 0.29 0.088 0.46
5 4.41 1.34 0.59
10 9.38 2.84 0.62
Kết luận :
- Đặc tuyến dòng một chiều của diode mô tả dòng và điện áp thuận và ngược.
- Khi điện áp phân cực thuận tăng, vượt qua điện áp chắn thì dòng tăng nhanh chóng,
với sụt áp trên diode nhỏ.
- Khi diode phân cực ngược, có dòng rò nhỏ chạy qua. Cho đến khi đạt được điện áp
đánh thủng, dòng ngược tăng nhanh chóng, diode bị đánh thủng.
- Diode có điện trở thuận thấp, điện trở nghịch cao.
4 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Thí nghiệm 2 : Hình minh họa mối quan hệ giữa dạng sóng vào và sóng ra của chỉnh lưu bán
kỳ dương.
Khi Vi (pk) = 4V Vo(pk) = Vi(pk) – VF = 4V
Khi Vo (pk) = 5V Vo (avg) = 0.318 x Vo (pk) = 1.59V
Quan hệ giữa sóng vào và sóng ra của chỉnh lưu bán kỳ dương.
Mạch chỉnh lưu diode bán kỳ:
5 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
* VI (pk) = 1V Vo (pk) = VI (pk) – 0.6 = 0.4V
Với 0.6V là sụt áp trên CR1
* VI (pk) = 2V Vo (pk) = VI (pk) – 0.6 = 1.4V
* Vo(pk) = 3V Vo(avg) = 0.318 x Vo(pk) = 0.954V
Kết luận :
- Chỉnh lưu bán kỳ là quá trình biến đổi tín hiệu xoay chiều thành xung một chiều suốt
nữa chu kỳ.
- Diode và điện trở tải hình thành một chỉnh lưu bán kỳ.
- Khi anode của diode được kết nối với tín hiệu xoay chiều, thì tín hiệu ra là xung
dương trong bán kỳ dương.
- Khi cathode của diode được kết nối với tín hiệu xoay chiều, thì tín hiệu ra là xung âm
trong bán kỳ âm.
- Sụt áp trên diode giảm điện thế ra của chỉnh lưu toàn kỳ.
Chủ đề 3 : Chỉnh lưu toàn kỳ và mạch lọc.
Mục đích : Hiểu, giải thích và kiểm chứng mạch chỉnh lưu toàn kỳ, mạch lọc và mạch
nhân đôi điện áp.
Thí nghiệm 1 : Chỉnh lưu toàn kỳ
Vo(pk) = 10V Vo (avg) = 0.636 x Vo(pk) = 6.36V
Chỉnh lưu toàn kỳ:
6 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Ta có : VI (pk-pk) = 20V, fI = 100Hz
fo = 2x fI = 200Hz
Vo(pk) = VI(pk) – 2x0.6 = 8.8V
Vo(avg) = 0.636 x Vo(pk) = 5.59V
Kết luận :
- Mạch chỉnh lưu cầu toàn kỳ chuyển đổi cả 2 pha của tín hiệu xoay chiều vào thành
xung ra 1 chiều
- Tần số của tín hiệu ra gấp 2 lần tần số vào
- 4 diode tạo thành mạch chỉnh lưu cầu. vì vậy dòng chỉ chảy qua 2 diode trong cùng 1
thời gian
- 2 diode dẫn sẽ hướng điện áp làm cho dòng tải luôn chạy theo 1 hướng
- Điện áp đỉnh ra nhỏ hơn diện áp đỉnh vào vì do sụt áp trên 2 diode.
- Vo(avg)=0.636xVo(pk)
Thí nghiệm 2 : Mạch lọc
Vo(pk) = 10 V Vo(pk) = 12V
Thêm tụ C1 vào hình vẽ:
7 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Với VOM, dòng điện DC ra = 12V
Kết nối thêm R2 vào mạch như sau :
Dựa vào máy hiện sóng, điện thế gợn sóng :
Vr(pk) = 50mV
Điện thế DC ra :
Vo = 9.2V
Nối thêm C2 song song vói C1 và R2 như sau :
Dựa vào máy hiện sóng, điện thế gợn sóng :
Vr(pk) = 60mV
Điện thế DC ra :
Vo = 8.7V
Kết luận :
- Tụ lọc ra được gọi là tụ hóa khi kết nối ngang với tín hiệu chỉnh lưu ra.
- Tụ xả nhanh chóng tại điện thế chỉnh lưu đỉnh.
- Điện thế ra giữa 2 xung bằng không, tụ đã nạp được xả và cung cấp dòng qua tải.
- Trước khi điện áp tụ rơi chậm, một xung ra khác từ bộ chỉnh lưu sẽ được nạp lại cho
đến khi tụ đạt đến điện áp đỉnh.
- Thời gian xả trên tụ lớn hơn thời gian nạp.
- Độ gợn sóng tồn tại trong dải Volt có thể được giảm xuống đến dải mV.
Thí nghiệm 3 :
Mạch nhân đôi điện áp
Cho mạch như hình vẽ :
8 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
VI(pk) = 10V Vo(pk) = 2x VI(pk) = 20V
VC1 = VC2 = 10V
Độ gợn r = 20mV(pk-pk)
* Thay đổi RL = 39KΩ
Độ gợn r = 54mV(pk-pk)
Vo = 12V
Kết luận :
- 2 diode và 2 tụ lọc có thể tạo thành mạch nhân đôi điện áp.
- Mạch nhân đôi điện áp chỉnh lưu tín hiệu vào và lọc tín hiệu ra có điện áp bằng 2 lần
điện áp vào.
- Tại mỗi nữa chu kỳ của tín hiệu xoay chiều, gồm một diode dẫn và 1 tụ nạp.
- Bời vì :
+ 2 tụ mắc nối tiếp ngang qua điện áp ra nên tín hiệu ra một chiều bằng tổng điện áp
trên 2 tụ.
+ 1 tụ nạp trong suốt nữa bán kỳ của tín hiệu AC, tần số gợn sóng ra của mạch nhân
đôi điện áp bằng 2 lần tần số tín hiệu vào.
Exercise 2 : Zener Diode
VCR1 = -0.6V
Nối mạch như hình vẽ :
9 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Đặc tuyến của diode Zener
Kết luận :
- Diode được thiết kế để hoạt động an toàn trong miền đánh thủng.
- Tại phân cực thuận,diode Zener đóng vai trò như một diode chỉnh lưu.
- Dựa vào đặc tuyến phân cực ngược của diode Zener chỉ rằng diode Zener sẽ ngưng
dẫn khi VZ đạt tới điểm đánh thủng.
- Tại VZ, dòng ngược tăng nhanh, điện áp ngược tăng rất chậm.
- Trong mạch diode Zener, điện trở được mắc nối tiếp với điện trở Zener để giới hạn
dòng có giá trị bằng dòng IZT.
Kết luận :
- Diode Zener được sử dụnh trong các mạch điều hòa điện áp do mức điện áp Zener
hầu như không thay đổi.
- Diode Zener sẽ giữ mức điện áp ra bằng mức điện áp Zener, bất chấp các biến thiên
của điện áp nguồn cung cấp và điện trở tải.
- Dòng điện tổng trong mạch ổn định điện áp bằng diode Zener là tổng dòng chảy qua
diode Zener và dòng chảy qua tải.
- Các Diode Zener thực hiện tốt sự điều chỉnh điện áp bởi vì IZ có thể thay đổi đáng kể
theo sự thay đổi nhỏ của điện áp đặt vào khi làm việc ở vùng đánh thủng.
- Lượng tăng lên của dòng tải sẽ đượ bù bằng lượng giảm của dòng Zener, đặc tính này
sẽ cho khả năng điều hòa tải của bộ ổn định điện áp.
- Độ ổn định của tải theo phần trăm được đo bằng độ thay đổi điện áp trên tải do sự
thay đổi ở tải.
Chủ đề 4 : Tiếp giáp của Transistor và sự phân cực Dc cho Transistor PNP.
Mục đích : Xác định và giải thích các đặc tính và nguyên lý hoạt động của Transistor, áp
dụng bằng cách đo thử các transistor, và khảo sát chuyển mạch bằng transistor.
Exercise 2 :
10 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
VE = -1.5V R1 = 1MΩ)
VBE = 0mV VR2 = 3.48V
VCE = -13.6V
(R1 = 10KΩ) VR 2
VBE = -0.74V IC 3.48x10 6 V / K
R2
VCE = -0.04V
IC = 0.00348mA
VR2 = 13V
VBE = -0.65V
VR 2 VCE = -9.7V
IC 13V / K
R2
Kết luận :
- Transistor lưỡng cực có thể làm việc như một chuyển mạch bằng sự thay đổi dòng
Base từ mức 0 đến giá trị lớn nhất.
- Để tiếp giáp JE phân cực thuận, thì base của transitor PNP sillicon phải có mức
khoảng 0.5Vdc đến 0.8Vdc, âm hơn so với cực Emiter.
- Điện trở của tiếp giáp JC tùy thuộc vào dòng IB.
- Tiếp giáp JE được phân cực thuận sẽ làm cho điện trở Collector – Emitter rất thấp,
cho phép dòng chảy trong mạch tương tự như một chuyển mạch kín.
- Khi tiếp giáp JE được phân cực ngược, dòng IB = 0 gây ra điện trở Collector - Emittor
rất cao, chặn dòng chảy trong mạch Collector, tương tự như chuyển mạch hở.
- Khi dòng Collector lớn nhất, transistor dẫn bão hòa nên VCE gần bằng không.
- Khi dòng IB = 0 thì không có dòng IC,transistor ở vùng ngắt, VCE gần bằng điện áp
nguồn cung cấp
IE = IB + IC
Vì mức dòng IB không đáng kể, nên IC và IE gần như bằng nhau.
Chủ đề 5 : Đường tải và hệ số khuyếch đại của Transistor
Mục đích : Hiểu, giải thích và kiểm chứng các trạng thái hoạt động và ảnh hưởng của hệ
số khuếch đại của Transistor nên các dòng điện của transistor bằng cách sử dụng đường tải DC
Thí nghiệm 1 :
VBEO = -2.499V
11 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Đặc tính quan hệ VBEO và IBEO
Kết luận :
+ Tiếp giáp PE của transistor được phân cực thuận hay ngược phụ thuộc vào điện thế
của nguồn cung cấp.
+ Đặc tính phân cực thuận DC của tiếp giáp BE transistor tương tự như các diode khác
+ Dòng điện phân cực giữa Base và Emittor từ 0 đến dưới microamp cho đến khi VBEO
đạt 0.5V
+ VBE nằm trong khoảng 0.5V đến 0.8V, dòng IBEO tăng nhanh chóng với VBEO tăng rất
nhỏ.
+ Sau khi dòng Base – Emitter đạt 2mA, điện áp phân cực thuận gần như không đổi
Kết luận :
- Dòng IC lớn của transistor được điều khiển bởi dòng IB nhỏ
- Tỷ số dòng IC và IB được gọi là hệ số khuyếch đại dòng transistor.
- Dòng IE = IC + IB
- IB = 5%IE
Kết luận :
- Họ đặc tuyến dòng Collector là đồ thị dòng của Collector theo điện áp Collector-
Emitter khi dòng base là thông số.
- Do ß hầu như không đổi ở vùng tích cực của transistor nên đồ thị theo điện áp
Collector-Emitter khi dòng base không đổi là đặc tuyến tăng rất ít.
- Điểm Q hay điểm làm việc là điểm giao chéo giữa đường tải và IB và sẽ được xác
định bằng điều kiện phân cực DC của transistor.
- Các mạch transitor được sử dụng để khuếch đại tín hiệu nhỏ, thường được thiết kế để
có điểm nằm ở trung tâm đường tải. điều này sẽ cho khoảng hoạt động trong vùng tích cực đối
với tín hiệu AC đặt vào.
- Việc xác định đường tải sẽ bị ảnh hưởng theo các thay đổi ở nguồn cung cấp collector
hay trị số của điện trở collector.
12 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
BÀI SỐ 2:
CÁC NGUYÊN LÝ CƠ BẢN CỦA F.E.T
I. THIẾT BỊ
- FACET Base Unit.
- Bảng mạch FET FUNDAMENTAL CIRCUIT.
- Nguồn +15V, -15V.
- Đồng hồ vạn năng.
- Máy tạo sóng Sin.
- Máy hiển thị sóng.
II. NỘI DUNG:
CHỦ ĐỀ 1: LÀM QUEN VỚI BẢNG MẠCH.
1. Mục đích:
Nhận dạng các dụng cụ bán dẫn chính và các khối mạch trên bảng mạch FET.
2. Nội dung thí nghiệm:
Thí nghiệm 1.1: Nhận dạng và xác định vị trí của mạch.
Thí nghiệm 1.2: Khảo sát nguyên lý hoạt động của mạch dao động bằng UJT.
Mắc mạch như hình vẽ:
Dùng máy hiển thị sóng xác định dạng sóng tại cực E của UJT. Dạng sóng như hình
vẽ:
CHỦ ĐỀ 2: FET CÓ CỔNG TIẾP GIÁP – JFET.
1. Mục đích:
Khảo sát và hiểu được các đặc tính và nguyên lý hoạt động của transistor JFET.
2. Nội dung thí nghiệm:
Thí nghiệm 2.1: Đặc tuyến làm việc của JFET.
Mắc mạch như hình vẽ:Đo IDS
13 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Dùng máy hiện sóng điều chỉnh VDS = 10Vdc
Dùng Multimeter đo IDSS :
IDSS = 7.96 mA
Giảm VDS đến 8Vdc: IDSS không đổi.
Giảm VDS đến 0Vdc, tăng VDS từ 0 đến 2Vdc: Dòng IDS tăng khi VDS tăng.
Mắc mạch lại như hình vẽ: Đo IDS khi thay đổi VGS
Chỉnh VDS =10Vdc. VGS = 0Vdc. Đo IDSS.
IDSS = 8mA.
Giảm VGS đến VGS = -1Vdc, ta thấy IDS giảm.
Giảm VGS đến VGS = -10Vdc, dòng IDS giảm đến 0mA.
Kết luận:
- VGS phân cực ngược điều khiển dòng IDS
- VGS phân cực thuận không dùng cho JFET.
- VGS = 0Vdc, IDSS cực đại.
- IDSS giảm đến 0mA tại 1 giá trị xác định của VGS phân cực ngược.
- Có 2 vùng hoạt động của JFET: vùng thuần trở, vùng bão hòa (hay vùng thắt
kênh).
14 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Thí nghiệm 2.2: Họ đặc tuyến của JFET.
Mục đích: Quan sát họ đặc tuyến ID – VDS để xác định đặc tính của JFET.
Nội dung:
Mắc mạch như hình vẽ:
Dùng máy hiện sóng chỉnh GEN 15Vpk-pk tần số f = 1000Hz.
Dùng đồng hồ đo chỉnh VGS = 0Vdc
Kết nối máy hiện sóng như hình vẽ, chỉnh máy hiện hiện sóng ở chế độ XY, để
hiển thị đặc tuyến ID – VDS .
Chỉnh VGS = -1Vdc.Quan sát dạng sóng.
Từ từ giảm VGS đến -10Vdc.Quan sát dạng sóng.Ta có họ đặc tuyến:
15 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Kết luận:
- VGS phân cực xác định đặc tuyến hoạt động của JFET.
- IDS có thể giảm đến 0mA tại 1 giá trị xác định của VGS.
- VG phải âm đối với JFET kênh n.
- Họ đặc tuyến của JFET được tạo ra bằng cách thay đổi VDS và VGS.
CHỦ ĐỀ 3: MẠCH KHUẾCH ĐẠI BẰNG JFET.
1. Mục đích:
Kiểm chứng nguyên lý hoạt động với tín hiệu một chiều và tín hiêuj xoay chiều ở
mạch khuếch đại JFET.
2. Nội dung thí nghiệm:
Thí nghiệm 3.1: Hoạt động DC của mạch khuếch đại bằng JFET.
Mục đích: Khảo sát và đo các điện áp một chiều của mạch khuếch đại bằng JFET.
Nội dung:
Mắc mạch như hình vẽ:
Dùng đồng hồ đo xác định VR2: VR2 = 1.47Vdc.
Xác định VGS: VGS = -1.47Vdc.
Xác định VR3: VR3 = 1.45Vdc
Theo định luật Ohm ta có:
IDS =VR3/ R3 =1.45/2.7=0.537mA
Ta thấy kết quả IDS bằng kết quả tại R2 :
IR2=VR2/R2 =1.47/2.7=0.544mA
Dùng đồng hồ đo vạn năng đo VD:
VD=13.40Vdc
Kết quả này gần bằng với kết quả đo theo lý thuyết
VD=VDD-VR3=15V-1.45V=13.55V
Kết luận:
- Điện áp rơi trên điện trở nguồn tạo ra điện áp phân cực
- Trong mạch phân cực nguồn VDD = VD + VR3.
- Phân cực nguồn hay tự phân cực giảm tác động của sự thay đổi IDSS.
- Dòng máng và dòng nguồn xấp xĩ bằng nhau.
Kích hoạt CM17 để thay đổi R3.
Đo VD = 13.03 Vdc
Khi không kích hoạt CM17, VD = 13,41 Vdc.
Ta có: VD = VDD – ID.R3.
Do ID, VDD không đổi, VD giảm => CM17 kích hoạt làm R3 giảm.
Thí nghiệm 3.2: Hoạt động AC của mạch khuếch đại bằng JFET.
Mục đích: Đo hệ số khuếch đại AC của mạch khuếch đại bằng JFET.
Nội dung:
Mắc mạch như hình vẽ:
16 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Dùng máy hiện sóng điều chỉnh GEN 100mVpk-pk, 1000Hz.
Dùng kênh 2 của máy hiện sóng xác định dạng sóng ra tại cực D => sóng có biên độ
lớn hơn.
Vpk-pk = 0,44 V.
Kích hoạt CM18 để R3 giảm từ 2,7K=> 2.1K.Vpk-pk giảm còn 0.34V.
Bỏ C2 thì điện áp ra Vpk-pk giảm.
Dạng sóng đầu vào và đầu ra ngược pha nhau.
Kết luận:
- Tụ nối song song với RS làm giảm tác động của RS đến hệ số khuếch đại.
- Với mạch cực nguồn chung, tín hiệu đầu ra ngược pha với tín hiệu đầu vào.
- Hệ số khuếch đại của JFET khi không có hồi tiếp là hàm số của RL và gm.
Av = RL.gm.
CHỦ ĐỀ 4: NGUỒN DÒNG BẰNG JFET.
1. Mục đích:
Kháo sát nguyên lý hoạt động của mạch nguồn dòng bằng JFET.
2. Nội dung thí nghiệm:
Thí nghiệm 4.1: Nguyên lý hoạt động của nguồn dòng hằng bằng JFET
Mục đích: Quan sát và đo dòng ra của một nguồn dòng hằng bằng JFET
Nội dung:
Mắc mạch như hình vẽ:
17 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
Điều chỉnh theo chiều kim đồng hồ làm ngắn mạch R2 mạch chỉ còn R1 =100Ω.Đo IDSS :
IDSS=14.3mA
Điều chỉnh R2 để tổng trở (R1+R2)=400Ω đo IDSS :
IDSS=14.25mA
Kết luận:
- Một JFET có thể cung cấp một dòng không đổi khi hoạt động trong vùng ngắt hoặc
vùng bão hòa
- Giá trị của nguồn dòng không đổi khi thay đổi giá trị điện trở
- Nguồn dòng của một JFET có thể dùng trong phân cực 0 ,cực cổng và nguồn ngắn
mạch với nhau
- Giá trị lớn nhất của nguồn dòng không đổi xảy ra khi cực cổng và cực nguồn được
ngắn mạch với nhau
Thí nghiệm 4.2: Sự phân bố công suất và điện áp của JFET
Mục đích: Xác định sự phân bố điện áp và công suất của nguồn dòng bằng JFET.
Nội dung:
Mắc mạch như hình trên (thí nghiệm 4.1)
Điều chỉnh theo chiều kim đồng hồ làm ngắn mạch R2 mạch chỉ còn R1 =100Ω.Đo IDSS :
IDSS=14.3mA
Kết nối mạch như hình vẽ:
Ngắn mạch R2 đo VR1
VR1=1.412Vdc
Đo điện áp rơi trên D&S của Q1 :
VDS=13.44Vdc
Công suất tiêu tán trên JFET với điện trở là 100Ω được
tính theo công thức :
P=IDSS.VDS=14.3mA.13.44Vdc=192.2mW
Điều chỉnh R2 để tổng trở (R1+R2)=400Ω .Đo VDS:
VDS=9.22Vdc
Công suất tiêu tán trên JFET với điện trở là 400Ω được tính theo công thức :
P=IDSS.VDS=14.3mA.9.22Vdc=131.85mW
Kết luận:
- Điện áp cung cấp được phân phối qua mỗi thành phần của nguồn dòng không đổi
mắc nối tiếp.
- Sự phân bố điện áp giữa nguồn dòng (JFET) và tải phụ thuộc vào giá trị của điện trở
tải.
- Công suất tiêu tán của nguồn dòng không đổi tăng khi điện trở tải giảm.
18 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
CHỦ ĐỀ 5: MOSFET CỔNG ĐÔI
1. Mục đích:
Khảo sát hoạt động DC và AC của MOSFET.
2. Trình tự thí nghiệm:
Thí nghiệm 5.1: Các chế độ hoạt động của MOSFET.
Mục đích: Xác định ảnh hưởng của sự phân cực ở các chế độ hoạt động của MOSFET
bằng cách dùng các mạch đo thông dụng.
Nội dung:
Mắc mạch như hình vẽ:
Dùng máy hiện sóng chỉnh GEN 10Vpk-pk, 100Hz.
Điều chỉnh R1 để VGS = 0Vdc.
Đặt máy hiển thị sóng ở chế độ XY, kênh 1( X) nối vào cực D, kênh 2 (Y) nối vào cực S.
Quan sát dạng sóng, sau đó lần lượt điều chỉnh R1 để VGS đến +0,3V, -0,3V. Ta có
dạng sóng như hình vẽ:
Kết luận:
- Đối với MOSFET ở chế độ tăng cường kênh, điện áp phân cực dương được đặt, ở chế
độ nghèo kênh, điện áp phân cực âm được đặt vào.
- MOSFET kênh N kiểu tăng cường/nghèo kênh có thể hoạt động với điện áp G -
dương hoặc âm, và không tạo nên dòng cổng.
- Điện áp G dương làm tăng dòng IDS đối với MOSFET kênh N kiểu tăng cường/nghèo
kênh.
19 Nhóm 4B1 – Lớp 06DT1
- Báo cáo thí nghiệm cấu kiện điện tử GVHD: Nguyễn Thanh Sơn
- Điện áp G âm làm giảm dòng IDS đối với MOSFET kênh N kiểu tăng cường/nghèo
kênh.
- IDSmax không xuất hiện tại VGS = 0Vdc.
Thí nghiệm 5.2: Bộ khuếch đại điện áp bằng MOSFET.
Mục đích: Xác định các đặc tính hoạt động của bộ khuếch đại điện áp bằng MOSFET
kênh N.
Nội dung:
Mắc mạch như hình vẽ:
Mắc đồng hồ đo điện thế tại cực D, điều chỉnh R1 để VD = 7.5Vdc.
Dùng máy hiện sóng để chỉnh GEN 200mVpk-pk, 1000 Hz.
20 Nhóm 4B1 – Lớp 06DT1
nguon tai.lieu . vn
