Xem mẫu
- Kỹ thuật Vi xử lý
Nhóm 7
Tìm hiểu kiến trúc VXL Intel
core i5 thế hệ 2
- Kỹ thuật Vi xử lý
Nhóm 7
Mục Lục
Phầ n I.Giới thiệu……………………………………………………………
Phầ n II.Kiế n trúc tập lệnh………………………………………………….
Phầ n III.Đặc tính và công nghệ mới………………………………………
1. Đặc điể m kỹ thuật…………………………………………… ………
2. Memory………………………………………………….……………
3. Graphics………………………………………………………………
4.Công nghệ nâng cao……………………………………....................
Phầ n IV. Tổng kết…………………………………………………………
Phầ n V. Nguồn tài liệ u…………………………………………………….
- Kỹ thuật Vi xử lý
Nhóm 7
Phầ n I. Giới thiệ u về vi xử lý intel core i5 thế hệ mới
1. giới thiệ u lịch sử của intel core i5
Ngày 8 -9-2009, Intel đã chính thức đưa ra thị trường thế hệ v i xử lý mới Intel Core
i5 cho phân khúc mainstream-level dành cho người tiêu dùng rộng rãi.
Thậ t sự Core i5 là một phiên bản phổ cậ p của Core i7. Vào thời điể m ra đời (tháng
11 -2008), Core i7 tên mã Bloomfield được mệ nh danh là “CPU nhanh nhất hành
tinh”, với nhiều cải tiến và công nghệ v ượt trội so với các thế hệ CPU từ Core 2 tr ở
về trước. Nhưng dòng vi xử lý này có giá rất đắt (con Core i7-975 Extreme Edition
3,33GHz có giá xuất xưởng tới 999 USD cho đơn hàng 1.000 sản phẩ m) và chỉ
thíchhợp cho các hệ thống mạ nh và chuyên nghiệp. Giờ đây, với dòng Core i7 và
Core i5 tên mã Lynnfield.
Core i5-750 là sản phẩ m đầu tiên của thế hệ CPU Core i5. Nó cũng được chế tạ o
trên công nghệ 45nm, có 4 nhân và 8MB L3 cache (dạ ng SmartCache dùng chung
cho tất cả các nhân). Cũng giống như Core i7, Core i5 là vi xử lý đa nhân có thiết kế
nguyên khối (monolithic processor), nghĩa là tấ t cả 4 nhân cùng nằ m chung một
cách “bình đẳng” trên một die duy nhất. Ở thiết kế đa nhân của Core 2, một bộ vi
xử lý 4 nhân được hình thành bằng cách gom 2 die vi xử lý 2 nhân vào chung một
đóng gói. Nhờ cùng nằ m chung một die, việc liên lạc giữa các nhân với nhau s ẽ có
băng thông lớn và độ trễ thấp. Còn trong thiế t kế cũ, khi nhân này cầ n làm việc với
nhân nằ m trên die khác, lộ trình liên lạc sẽ phải đi vòng qua chip Northbridge trên
mainboard.
Nhưng các CPU dòng Lynnfield dùng socket hoàn toàn mới LGA1156 (thay vì
LGA1366 c ủa Core i7 -900 Series). Bạ n s ẽ phải ngạ c nhiên trước tốc độ đưa ra
socket CPU mới quá nhanh của Intel. Socket LGA775 được xài từ năm 2004. Mãitới
- Kỹ thuậ t Vi xử lý
Nhóm 7
tháng 11-2008, với Core i7, Intel mới tung ra Socket LGA1366, và 10 tháng sau đã
có thêm LGA1156.
2.Tìm hiểu về intel core i5 - 2500k.
BXL Intel Core i5-2500K có đến 4 nhân thật, và kí hiệ u K ở cuối cũng cho biế t đây
là BXL được mở hệ số nhân nên cho phép ép xung dễ dàng. Intel cũng cải tiế n công
nghệ Intel Turbo Boost lên 2.0 mang lạ i khả năng tăng tốc tối ưu hơn và đáng kể
nhấ t là nhân đồ họa Intel HD3000 mới.Clarkdale v ới hai thành phần CPU và GPU
tách biệt.Điể m c ải tiến trong kiến trúc so với Clarkdale trước đây là nhân đồ họa
trên Sandy Bridge được sản xuấ t trên dây chuyền 32nm, cùng dây chuy ền với CPU
thay vì 45nm như trước đây.
Hai thành phầ n CPU và GPU trong Sandy Bridge nằ m chung một khối.Điều này
giúp 2 thành phần CPU và GPU đư ợc tích hợp lại với nhau thành một con chip duy
nhấ t chứ không nằ m tách biệt như Clarkdale, điều này c ũng giúp giả m độ trễ trao
đổi dữ liệu giữa CPU và GPU, mang lại hiệu năng xử lý cao hơn.
- Kỹ thuật Vi xử lý
Nhóm 7
BXL Core i5-2500K cũng hỗ trợ bộ nhớ kênh đôi DDR3 1333MHz, 16 làn trao đổi
dữ liệu cho khe PCI Express 16x (1 card 16x hoặc 2 card 8x). Trên Core i5-2500K
vẫ n tồn tại hai tuyến bus là DMI cho CPU và chipset; FDI cho nhân đồ họa tích
hợp.BXL mới cũng sử dụng chuẩn socket mới là 1155 trên các BMC chipset Intel 6
series (hiện tạ i là Intel P67 và H67).
Sử dụng kiến trúc Sandy Bridge thực sự là một kiến trúc theo kiể u hoàn toàn mới,
hiệu suất xử lý tổng thế cũng thực s ự khiế n bạn chao đảo, sau khi chao đảo, bạn sẽ
thấy kinh ngạc khi thâm nhập vào sâu bên trong, chúng tôi đã phát hiệ n ra một
GPU được tích hợp (dẫu sao thì thực ra thì bản thân tôi thích gọi nó là một video
processor hơn) v ới hiệ u suấ t được nâng cao gấ p đôi so với thế hệ c uối cùng chúng
tôi thấy ở bộ v i xử lý Clarkdale. Dẫu cho ở đây không có s ự thay đổi nhiều nhưng
chắc chắ n là sẽ có một s ự c ải tiế n trong phân khúc low – end, dù sao thì chúng tôi
vẫ n nhận thấ y ở đây có thiết lập hướng dẫn mở r ộng mới của AVX mà thực sự sẽ
giúp ích rất nhiề u cho người dùng trong vấn đề c huyể n mã, chúng tôi còn phát hiện
ra một thiết bị update Turbo cho phép hiệu suất sử dụng và tần số c lock ở mỗi lõi
cao hơn và hiệ u quả hơn và ở đây chúng tôi còn đặc biệt chú trọng đến việ c điệ n
năng tiêu thụ là cực tốt, nhất là khi ở c hế độ idle, ngoài ra còn có chipset và một s ố
công cụ mới nữa… vấ n đề còn lại ở đây là cách nhìn nhận cũng như sự chào đón c ủa
công chúng, vì vậy, hãy cùng chúng tôi điểm qua một số khía cạ nh quan trọng cần
tìm hiể u.
+vi kiến trúc Westmere.
Vi xử lý hai nhân
"Clarkdale" (32 nm)
Các công nghệ được tích hợp: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2,
Enhanced Intel SpeedStep Technology (EIST), Intel 64, XD bit, TXT, Intel VT-x,
Intel VT-d, Hyper -Threading, Turbo Boost, Smart Cache và AES-NI
Core i5-655K có hệ số nhân mở.
Core i5-661 không hỗ trợ Intel TXT và Intel VT-d
FSB được thay thế bởi DMI.
Vi mạch có kích thước: 81 mm², số bóng bán dẫ n: 382 triệu.
Vi mạch Đồ họa tích hợp và Bộ phận điề u khiển bộ nhớ tích hợp: 114 mm², số bóng
bán dẫn: 177 triệu.
- Kỹ thuật Vi xử lý
Nhóm 7
Số bước nhảy: C2, K0
+ Vi kiến trúc Nehalem
Vi xử lý bốn nhân
"Lynnfield" (45 nm)
Các công nghệ được tích hợp: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2,
Enhanced Intel SpeedStep Technology (EIST), Intel 64, XD bit, Intel VT-x, Turbo
Boost, Smart Cache
FSB được thay thế bởi DMI.
Vi mạch có kích thước: 286 mm²
Số bước nhảy: B1
Hyper-Threading không hoạt động.
+ Kiến trúc Sandy Bridge
Trước đây, bộ vi xử lý Clarkdale đã s ở hữu một GPU 45 nm và một lõi CPU 32 nm
được đặt bên trong một con chip, còn giờ đây, kiế n trúc Sandy Bridge kiể u mới đã
tiến hành ghép hai bộ p hậ n này c ố định luôn trong đó, tất c ả đều là 32 nm.
SB (Sandy Bridge) Core i5 là bộ vi xử lý với 4 lõi CPU vật lý, mỗi lõi lại được kế t
cấ u v ới khả năng của công nghệ siêu phân luồng (tạo nên 4 lõi vậ t lý và 8 lõi logic
siêu phân luồ ng), chúng đã được trang bị v ới việc tích hợp đồ họa và một bộ điều
khiển bộ nhớ. Giống như thế hệ đầ u tiên của dẫ n xuất Nehalem, SB được đi kèm với
tính năng Intel Turbo Boost và hứa hẹn sẽ còn được phát triển hơn nữa, hiệ n tạ i thì
đây là phiên bả n đã qua sửa đổi 2.0. Với thế hệ Sandy Bridge này, sẽ có một sự phân
biệt rõ ràng cho mỗi phân khúc của bộ xử lý (i3/i5/i7). Dưới đây là danh sách nhữ ng
tính năng bạn nên biế t và những hạn chế bạn cần lưu ý.
Desktop Core i7 processors have four cores / eight hyper-threads / Up to 8MB cache
Desktop Core i5 processors have four cores / NO hyper -threading / Up to 8MB
cache
Desktop Core i3 processors have four cores / NO hyper -threading / Up to 3MB
cache .
- Kỹ thuật Vi xử lý
Nhóm 7
Tất cả các model ở trên đầu được trang bị với chế độ Turbo tương ứng, tuy vậy, sẽ
chỉ có dòng series Core i7 mới có khả năng để xử lý được hai phần mề m độc lập trên
mỗi lõi c ũng như siêu phân luồ ng. Đây là một tính năng chúng tôi đánh giá rất cao
với sự hữu hiệu thực sự của chúng để có thể đạt hiệ u suất ở mức cao nhất, nó cũng
sẽ c ho phép một bộ vi xử lý có thể thực thi v ới hai dòng mã khác nhau tạ i thời điể m
gầ n như là tương đương nhau.
Bộ vi xử lý Core i7 SB đặc trưng với 8MB trong Intel Smart Cache và một bộ điề u
khiển Integrated Memory Controller (IMC) để hỗ trợ c ho hai kênh c ủa bộ nhớ
DDR3 với việc chính thức hỗ tr ợ c ho tốc độ đạt tới 1333 MHz. Core i5 sẽ còn có hai
bộ nhớ c ache nhỏ L3, 6MB.
Nếu như bạ n đi sâu hơn vào trong lõi thì chắc hẳn điều băn khoăn đầu tiên sẽ là
nhữ ng điề u về c ache L1 và L2, bộ nhớ cache Sandy Bridge bao gồm một cache
32KB L1 Data, cache 32KB Instruction ( = 64KB L1) và sau đó, chúng tôi còn phát
hiện một cache 256KB L2 trên mỗi lõi. Tiếp theo, ở đây có một cache L3 được nằ m
cùng với các lõi CPU v ới 8MP bộ nhớ trong toàn bộ bộ vi xử lý 6MB cho Core i5
2500. Bộ nhớ c ache L3 ở đây xuất hiện đi kèm v ới một điề u khá kì lạ, xung quanh
bê n trong của phân đoạn, cache L3 được đặt ở vị trí trong phầ n kết cấu vật lý, chính
vì vậy mà cache L3 có thể được sử dụng bởi các lõi xử lý cũng như các lõi đồ họa.
- Kỹ thuậ t Vi xử lý
Nhóm 7
Phầ n II.TỔNG QUAN VỀ KI ẾN TRÚC TẬP LỆNH
-khái quát kiến trúc phầ n mề m
-kiế n trúc c hung c ủa tập lệnh
-tập lệnh 8086 intel ... .
Kiến trúc máy tính gồm 3 phầ n chính
1:lắ p đặt phầ n c ứng
2:tổ chức máy tính
3:kiế n trúc phần mề m
Kiến trúc phần mề m của máy tính chủ yế u là kiến trúc phần mề m của bộ xử
lý, bao g ồm: tậ p lệnh, dạ ng các lệnh và các kiểu định vị.
+ Trong đó, tậ p lệnh là tập hợp các lệ nh mã máy (mã nhị phân) hoàn chỉnh có thể
hiểu và được xử lý bới bộ xử lý trung tâm, thông thường các lệ nh trong tập lệnh
được trình bày dưới dạng hợp ng ữ. Mỗi lệnh chứa thông tin yêu cầu bộ xử lý thực
- Kỹ thuật Vi xử lý
Nhóm 7
hiện, bao gồm: mã tác vụ, địa chỉ toán hạng nguồn, địa chỉ toán hạ ng kế t quả, lệ nh
kế tiế p (thông thường thì thông tin này ẩn).
+ Kiể u định v ị chỉ ra cách thức thâm nhậ p toán hạng.
1.Kiế n trúc chung của tập lệ nh
Như đã nói ở trên:lệnh là từ (số) nhị phân thể hiện một thao tác xác định của bộ vi
xử lý.
-các lệnh được lưu trong bộ nhớ
- c ác lệnh được nạp từ bộ nhớ v ào cpu trong quá trình thực hiệ n
- mỗi lệ nh có một chức năng riêng
a-Các lệnh được chia thành các nhóm chức năng riêng :
nhómlệ nh sốhọc:ADD,SUB…;
nhóm lệnh chuyển số liệu:MOV.PUSH…;
nhóm lệnh vào ra:IN,OUT…;
b-Tập lệ nh g ồm nhiề u nhóm lênh khác nhau.Trong mỗi nhóm lệnh bao gồm nhiề u
dạng lệnh có kiể u tương đồng.Mỗi lệnh của ngôn ngữ cấ p cao được xây dựng bằ ng
một lệnh mã máy hoặc một chuỗi lệ nh mã máy;ví dụ:lệ nh nhảy (GOTO) được thực
hiện bằng các lệnh hợ p ngữ về nhả y (JUMP) hoặ c lệ nh hợp ngữ về vòng.
c-Cấu trúc của một lệ nh có thể có các dạng sau:
Mã lệnh(opcode)
Mã lệ nh-địa chỉ toán hạ ng
Mã lệ nh- địa chỉ toán hạng đích –địa chỉ toán hạng nguồn
Cụ thể hơn nó gồm 4 dạng:
+Toán hạ ng 3 địa chỉ: định dạng: opcode addr1,addr2,addr3 (addr 1,2,3
tham chiếu tới thanh ghi hay ô nhớ)
Vd:ADD R1,R2,R3;R1+R2 -->R3
+Toán hạng 2 địa chỉ: định dạ ng: opcode addr1,addr2
- Kỹ thuật Vi xử lý
Nhóm 7
+Toán hạng 1 dịa chỉ: định dạ ng: opcode addr1
+Toán hạ ng 1 địa chỉ r ưỡi: định dạ ng : opcode addr1 ,addr2(addr1 tham chiếu
tới thanh ghi còn addr2 tham chiếu tới ô nhớ hoặc ngược lại)
+Toán hạng 0 địa chỉ :không sử dụng địa chỉ dùng để thực hiện các thao tác ngăn
xế p
*Mã lệ nh:là phầ n chứa thông tin xác định các thao tác hoặc công việc cần được thực
hiện
*Phần địa chỉ:là phần thông tin xác định nơi chứa toán hạ ng .Nó có thể : Nằ m
ngay trong lệnh(tức thời trong lệnh);Các thanh ghi c ủa CPU ;Bộ nhớ
*Các thao tác có thể xảy ra giữa các toá n hạng :
Thanh ghi Tức thời Thanh ghi Thanh ghi
Bộ nhớ Tức thời Bộ nhớ Thanh ghi
d-Phương pháp xác định địa chỉ toán hạng(định vị toán hạ ng) cho phép xác định
nơi chứa toán hạ ng .Có 3 nhóm chế độ định vị toán hạ ng.
+Định vị tức thời :Dữ liệu nằ m ngay trong câu lệnh
Vd: MOV AX, 0F000h; đưa giá trị F000h vào AX
+Định vị thanh ghi:Dữ liệu chứa trong thanh ghi đa năng(địa chỉ hoặc đoạn)c ủa
CPU
+Định vị bộ nhớ :xác định địa chỉ offset(địa chỉ lệ nh) của ô nhớ c hứa toán hạng ,ô
nhớ được mặc định nằ m trong đoạ n dữ liệu.
Có 6 phương pháp định vị bộ nhớ :
1.Định vị trực tiế p 2 .Định vị g ián tiếp 3.Định vị cơ s ở
4.Định vị chỉ số 5 .Định vị c ơ sở chỉ số 6.Định vị đầ y đủ
2.Sau đây chúng ta sẽ đi nghiên cứu về kiến trúc tậ p lệnh Intel 8086 (Thuộc thế hệ
thứ 3 -1978-1982 vi xử lý 16 bít).Tậ p lệnh đa dạ ng với các lệ nh nhân,chia và xử lý
chuỗi.
Kiến trúc tập lệnh 8086
- Kỹ thuật Vi xử lý
Nhóm 7
a.Dạng lệnh
-Một lệ nh của vi xử lý 86 có dạng tổng quát như sau
Ví dụ: MOV AX,CX ;AX CX (MOV :thuộc nhóm lệ nh chuyển)
(chép toán hạ ng nguồn CX vào toán hạng đích AX)
-Mã lệnh :giúp cho ngư ời sử dụng biế t hoạ t động c ủa lệnh.Mã g ợi nhớ thường là các
chữ tiế ng anh viết tắt như:MOV là lệnh chuyể n,ADD là lệnh cộng,AND là lệ nh và
luận lý,JMP là lệ nh nhảy….
-Toán hạng đích:giữ kết quả(nếu có yêu cầu )sau khi thi hành lệ nh.Toán hạ ng đích
có thể là thanh ghi hay bộ nhớ.
-Toán hạng nguồ n:có thể là thanh ghi ,bộ nhớ hay một số tức thời.
+Toán hạng thanh ghi là các thanh ghi của vi xử lý 86 gồm các thanh ghi tố ng
quát(8bits lẫn 16bit)và các thanh ghi đoạn.
+Toán hạng số tức thời có thể là số trong các hệ đế m khác nhau và được viết theo
qui định như sau:
* số hệ 2 : xxxxxxxxB(với x là bit nhị phân)
Ví dụ như: 01010101B,11110000B
* số hệ 1 0: xxxxx,hay xxxxxD(v ới x là một số thuộc hệ 10)
Ví dụ như: 12843,10300D
* số hệ 1 6: xxxxH và bắt đầu bằng số(x là một số thuộc hệ 16)
Ví dụ như: 1B2DH,820A1H
+Toán hạng bộ nhớ dùng trong tậ p lênh vi xử lý 86 s ử dụng phương pháp định
địa chỉ tổng hợp được gọi là địa chỉ hiệ u dụng
Địa chỉ hiệu dụng :là tổ hợp c ủa 3 nhóm sau được đặ t trong dấu ngoặc vuông[]:
Gồ m: *Nhóm thanh ghi chỉ số:SI,DI
- Kỹ thuật Vi xử lý
Nhóm 7
*Nhóm thanh ghi nền:BX,BP
*Địa chỉ trực tiếp :số 16 bít
Nguyên tắc: Các thanh ghi trong cùng một nhóm không được xuấ t hiệ n trong
cùng một địa chỉ hiệ u d ụng
-ví dụ
*Địa chỉ hiệu dụng hợp lệ:
[1000h],[SI],[DI],[BX],[BP],[SI+BX],[SI+BP],[SI][BX][1000h]…
*Địa chỉ hiệ u dụng không hợp lệ:
[70000],[AX],[SI+DI+1000h]…
Địa chỉ hiệu dụng chính là thành phần offset c ủa địa chỉ luận lý bộ nhớ.
Segment c ủa địa chỉ hiệu d ụng được mặc định như sau:
.Nếu không sử dụng BP trong địa chỉ hiệ u dụng thì mặc định theo thanh ghi DS.
.Nếu có BP trong địa chỉ hiệ u dụng thì mặ c định theo thanh ghi SS.
-Các hoạt động thực hiệ n trên bộ nhớ thông qua địa chỉ hiệ u dụng chia ra làm 2
trường hợp :hoạt động 8 bít và hoạt động 16 bít.
*Hoạ t động bộ nhớ 8 bít làm việc trên 1 byte bộ nhớ ngay vị trí chỉ ra bởi địa chỉ
hiệu dụng
*Hoạ t động bộ nhớ 16 bít sẽ làm việc trên 2 byte bộ nhớ c ó địa chỉ kế tiếp nhau và
nội dung của chúng được ghép lại thành dữ liệu 16 bít theo qui tắc “byte cao địa chỉ
cao,byte thấ p địa chỉ thấp”
Ví dụ: địa chỉ---> 1000h 1001h
Bộ nhớ 3412
Dữ liệu 1234h
b.Trong kiế n trúc trúc x86 những tậ p lệnh cơ bản ta có thể liệt kê như sau:
+Nhóm lệ nh chuy ển dữ liệu g ồ m :MOV;PUSH ;POP; XCHG;….
Ví dụ:lệ nh MOV:
- Kỹ thuật Vi xử lý
Nhóm 7
.Dạng lệnh: MOV reg,reg MOV reg ,immed
MOV mem,reg MOV reg,immed….
.Giải thích: toán hạ ng đích toá n hạng nguồn
.Tác động cờ OF DF IF SF ZF AF FF CF
.Chép toán hạ ng nguồn vào toán hạng đích.
.ví dụ: MOV AX,CX ;AX CX
MOV[SI+1000H],BP ; [SI+1001h,SI +1000h] BP
(Trong đó các từ viết tắt: reg=thanh ghi tổng quát; mem=bộ nhớ; immed=số tức
thời)
+Nhóm lệnh số học:ADD;ADC…
+Nhóm lệnh luận lý:NOT;SHL/SAL…
+Nhóm lệnh xử lý chuỗi:REP;MOVS…
+Nhóm lệnh chuyển điều khiể n:CALL;JMP…
+Nhóm lệnh điều khiển bộ xử lý:CLC;STC…
3.Tiếp nối kiế n trúc 16 bít mà đại diệ n là vi xử lý 8086 intel ,là thế hệ thứ 4:vi xử lý
32 bít mà đại diện là 80386/80486,IA 32(intel) và thế hệ thứ 5 :vi xử lý 64 bít đại
diện là dòng coro i3,i5,i7.Nhìn chung kiế n trúc tập lệ nh trong vi xử lý 32 bít và 64
bít có nhiề u điể m tương đồng với kiến trúc tập lênh vi xử lý 16 bít,dựa trên nền kiến
trúc 16 bít để phát triển .Đa dạng và phức tạ p hơn.
•Với dòng Core i5
* Clarkdale - nền tảng 32 nm
• Tất c ả các tập lệ nh hỗ tr ợ: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 ,
Enhanced Intel SpeedStep Technology (EIST), Intel 64 , XD bit (một bit NX thực
hiện), TXT , Intel VT-x , Intel VT-d , Hyper-Threading , Turbo Boost , Smart Cache
và AES-NI
• i5-661 không hỗ tr ợ Intel VT-d
- Kỹ thuật Vi xử lý
Nhóm 7
• FSB đã được thay thế v ới DMI.
* Lynnfield - nề n tả ng 45 nm
•Dựa trên Nehalem
•Tất cả các tập lệnh hỗ trợ: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 ,
Enhanced Intel SpeedStep Technology (EIST), Intel 64 , XD bit (một bit NX thực
hiện), Intel VT-x , Turbo Boost , Smart Cache
•Hyper -Threading bị vô hiệu hóa.
Tập lệ nh MMX gồm có các nhóm lệ nh chính MMX-The Registers (Thanh ghi
MMX),State Management,Data Movement,Boolean Logic
Là một tập hợp mở r ộng gồ m 57 lệnh hỗ trợ đồ họa được xây dựng dành riêng cho
CPU Intel Pentium nhằ m mục đích giúp hệ thống xử lý các tác vụ đa phương tiệ n
(multimedia operation) như âm thanh, phim, hình ảnh và modem (truyề n nhận dữ
liệ u).
Nó gồm các lệnh:
Lệnh quả n lý trạng thái(State Management): enums
lệnh trao đổi dữ liệu(Data movement): movd,movq
Lệnh logic
Lệnh tính toán số học
Lệnh so sánh
Lệnh đóng gói dữ liệu
MMX được thiế t kế sẵn trong các dòng CPU Pentium MMX và Pentium II (T ập
lệnh MMX cho phép các tác vụ được thực hiện đồ ng thời trên nhiều đơn vị dữ liệ u
khác nhau. Các đối thủ cạ nh của Intel (như AMD, Cyrix, Centaur) cũng phát triể n
các bộ xử lý tương thích MMX của họ (MMX-compliant chips) với các bộ lệnh riêng
chuyên xử lý các tác v ụ tính tóan hình học và dấu chấ m động cầ n thiết khi di chuyể n
các hình ảnh 3D (3 Dimension - 3 c hiề u) trên màn hình .
Tập lện SSE Tập lệnh Sse: Một nhóm gồ m 70 lệnh được thiết kế thêm trên Bộ xử lý
Pentium III nhằ m tăng cường chất lượng thực thi các tác v ụ đồ họa 3 chiề u (3D
graphics ). Kiến trúc tập lệnh SSE gồm :
- Kỹ thuật Vi xử lý
Nhóm 7
SSE — MXCSR.
SSE — OpCode List: các lệnh về toán học,logic,so sánh….
Nó hỗ tr ợ khả năng thực hiện tính toán dấu chấ m động và hình học - các tính năng
cầ n thiết để hiển thị và di chuyể n hình ảnh 3 chiề u trên màn hình. Đây là tậ p hợp
các lệ nh tăng cường thứ 2 của Intel nhằ m cải tiến khả năng đồ họa của các bộ vi xử
lý (tập hợp đầu tiên chính là MMX). SSE còn được g ọi là KNI (Katmai New
Instruction) do tên mã trước đây của CPU Intel Pentium III là Katmai.Nó gồm có
nhữ ng lệ nh sau: Lệnh tính toán s ố học
Lệnh logic
Lệnh so sánh
Lệnh chuyể n đổi
Lệnh trạng thái
Lệnh Load/Store
Lệnh Shuffling
Lệnh cache control
SSE2: Là tập lệ nh được thiế t kế c ho Intel Pentium 4. Nó tăng cường thêm 144
lệnh hỗ tr ợ đồ họa, truyền thông đa phương tiện và kết nối mạ ng trực tuyến (true
multimedia and online Internet).Các lệ nh này bao g ồm các tác vụ số Nguyên SIMD
128-bit (128 -bit SIMD integer arithmetic operations) và các tác vụ dấu chấ m độ ng
với độ c hính xác gấp đôi SIMD 128 -bit (128-bit SIMD double-precision floating -
point operations). Các lệnh mới này làm t ối ưu hóa khả năng thực hịên các ứng
dụng như phim video, xử lý âm thanh - hình ả nh, mã hóa, tài chính, thiế t kế và
nghiên cứu khoa học, kết nối mạ ng trực tuyến...
1)
Tập lệnh SSE 4.1 với 47 lệnh SSE mới :
• Công nghệ Deep Power Down ( c hỉ có trong những CPU Mobile và đư ợc gọi là
Trạ ng thái C6 – State )
• Công nghệ Enhanced Intel Dynamic Acceleration Technology ( chỉ có trong nhữ ng
CPU Mobile ) .
- Kỹ thuật Vi xử lý
Nhóm 7
• Cải thiệ n FPU ( Bộ tính toán dấu phảy động ) bằng những phép chia theo hệ số 16
nhanh hơn “ Fast Radix-16 Divider “
• Cải thiệ n FPU ( Bộ tính toán dấ u phảy động ) bằ ng “Super Shuffle Engine”
• Công nghệ Ảo hoá nâng cao “Enhanced Virtualization Technology” ( hiệu suất
tăng 25 – 75% khi chuyể n tr ạng thái sang máy ảo ) .
Tập lệnh SSE 4.2 mới v ới việc thêm bảy lệnh mới để hỗ tr ợ c ho xử lí văn bả n , có tên
gọi “Application Target Accelerator “ .
• MMX - MultiMedia eXtensions: Là một tập hợp mở r ộng gồm 57 lệnh hỗ tr ợ đồ
họa được xây dựng dành riêng cho CPU Intel Pentium nhằ m mục đích giúp hệ
thống xử lý các tác vụ đa phương tiện (multimedia operation) như âm thanh, phim,
hình ảnh và modem (truyề n nhậ n dữ liệu).. Tập lệnh MMX cho phép các tác vụ
được thực hiện đồng thời trên nhiều đơn vị dữ liệu khác nhau. Các đối thủ cạnh c ủa
Intel (như AMD, Cyrix, Centaur) c ũng phát triển các bộ xử lý tương thích MMX
của họ (MMX-compliant chips) với các bộ lệ nh riêng chuyên xử lý các tác vụ tính
tóan hình học và dấu chấ m động cần thiết khi di chuyển các hình ảnh 3D (3
Dimension - 3 c hiề u) trên màn hình.
Kiến trúc tập lệnh MMX : MMX-The Registers (Thanh ghi MMX),State
Management,Data Movement,Boolean Logic .
Nguồ n : http://www.kythuatvien.com/knowledge/view/41.ktv
•SSE - Single SIMD Extentions:
Một nhóm gồm 70 lệ nh được thiế t kế thêm trên Bộ xử lý Pentium III nhằ m tăng
cường chất lượng thực thi các tác vụ đồ họa 3 chiều (3D graphics).Nó hỗ tr ợ khả
năng thực hiện tính toán dấu chấ m độ ng và hình học - các tính năng cần thiết để
hiển thị và di chuyể n hình ả nh 3 chiều trên màn hình. Đây là tập hợp các lệ nh tăng
cường thứ 2 của Intel nhằ m cả i tiến khả năng đồ họa của các bộ vi xử lý (tậ p hợp
đầu tiên chính là MMX). SSE còn được gọi là KNI (Katmai New Instruction) do tên
mã tr ước đây c ủa CPU Intel Pentium III là Katmai.
Kiến trúc tập lệnh SSE gồm :
SSE — MXCSR.
SSE — OpCode List: các lệnh về toán học,logic,so sánh….
- Kỹ thuật Vi xử lý
Nhóm 7
Nguồ n : http://www.kythuatvien.com/knowledge/view/44.ktv
•SSE2: Là tập lệ nh được thiết kế c ho Intel Pentium 4. Nó tăng cường thêm 144 lệ nh
hỗ tr ợ đồ họa, truyền thông đa phương tiện và kết nối mạ ng trực tuyế n (true
multimedia and online Internet).Các lệ nh này bao g ồm các tác vụ số Nguyên SIMD
128-bit (128 -bit SIMD integer arithmetic operations) và các tác vụ dấu chấ m độ ng
với độ c hính xác gấp đôi SIMD 128 -bit (128-bit SIMD double-precision floating -
point operations). Các lệnh mới này làm t ối ưu hóa khả năng thực hịên các ứng
dụng như phim video, xử lý âm thanh - hình ả nh, mã hóa, tài chính, thiế t kế và
nghiên cứu khoa học, kết nối mạ ng trực tuyến...
• SSE3 : là phiên bả n thứ ba c ủa SSE đặt c ho kiế n trúc IA-32.Hỗ trợ làm tăng kế t
nội mạ ng, đa phương tiện… SSE3 thêm vào 13 câu lệnh mới.
•SSE4
Instruction Description
MPSADBW Compute eight offset sums of absolute differences, four at a time (i.e.,
|x0−y0|+|x1−y1|+|x2−y2|+|x3−y3|,|x0−y1|+|x1−y2|+|x2−y3|+|x3−y4|, …,
|x0−y7|+|x1−y8|+|x2−y9|+|x3−y10|); this operation is important for some HD codecs,
and allows an 8×8 block difference to be computed in fewer than seven cycles.[5]
One bit of a three-bit immediate operand indicates whether y0 .. y10 or y4 .. y14
should be used from the destination operand, the other two whether x0..x3, x4..x7,
x8..x11 or x12..x15 should be used from the source.
PHMINPOSUW Sets the bottom unsigned 16 -bit word of the destination to the
smallest unsigned 16-bit word in the source, and the next-from-bottom to the index
of that word in the source.
PMULDQ Packed signed multiplication on two sets of two out of four packed
integers, the 1st and 3rd per packed 4, giving two packed 64-bit results.
PMULLD Packed signed multiplication, four packed sets of 32-bit integers
multiplied to give 4 packed 32 -bit results.
DPPS, DPPD Dot product for AOS (Array of Structs) data. This takes an immediate
operand consisting of four (or two for DPPD) bits to select which of the entries in
the input to multiply and accumulate, and another four (or two for DPPD) to select
whether to put 0 or the dot-product in the appropriate field of the output.
- Kỹ thuật Vi xử lý
Nhóm 7
BLENDPS, BLENDPD, BLENDVPS, BLENDVPD, PBLENDVB, PBLENDW
Conditional copying of elements in one location with another, based (for non-V
form) on the bits in an immediate operand, and (for V form) on the bits in register
XMM0.
PMINSB, PMAXSB, PMINUW, PMAXUW, PMINUD, PMAXUD, PMINSD,
PMAXSD Packed minimum/maximum for different integer operand types
ROUNDPS, ROUNDSS, ROUNDPD, ROUNDSD Round values in a floating -point
register to integers, using one of four rounding modes specified by an immediate
operand
INSERTPS, PINSRB, PINSRD/PINSRQ, EXTRACTPS, PEXTRB, PEXTRW,
PEXTRD/PEXTRQ The INSERTPS and PINSR instructions read 8, 16 or 32 bits
from an x86 register memory location and insert it into a field in the destination
register given by an immediate operand, EXTRACTPS and PEXTR read a field
from the source register and insert it into an x86 register or memory location. For
example, PEXTRD eax, [xmm0], 1; EXTRACTPS [addr+4*eax], xmm1, 1 stores the
first field of xmm1 in the address given by the first field of xmm0.
PMOVSXBW, PMOVZXBW, PMOVSXBD, PMOVZXBD, PMOVSXBQ,
PMOVZXBQ, PMOVSXWD, PMOVZXWD, PMOVSXWQ, PMOVZXWQ,
PMOVSXDQ, PMOVZXDQ Packed sign/zero extension to wider types
PTEST This is similar to the TEST instruction, in that it sets the Z flag to the result
of an AND between its operators: ZF is set, if DEST AND SRC is equal to 0.
Additionally it sets the C flag if (NOT DEST) AND SRC equals zero.
This is equivalent to setting the Z flag if none of the bits masked by SRC are set, and
the C flag if all of the bits masked by SRC are set.
PCMPEQQ Quadword (64 bits) compare for equality
PACKUSDW Convert signed DWORDs into unsigned WORDs with saturation.
MOVNTDQA Efficient read from write-combining memory
area into SSE register; this is useful for retrieving results from peripherals attached
to the memory bus.
• [edit] SSE4.2
- Kỹ thuật Vi xử lý
Nhóm 7
• These instructions were first implemented in the Nehalem-based Intel Core i7
product line and complete the SSE4 instruction set. Support is indicated via the
CPUID.01H:ECX.SSE42[Bit 20] flag.
Instruction Description
CRC32 Accumulate CRC32C value using the polynomial
0x11EDC6F41 (or, without the high order bit, 0x1EDC6F41).[6][7]
PCMPESTRI Packed Compare Explicit Length Strings, Return Index
PCMPESTRM Packed Compare Explicit Length Strings, Return Mask
PCMPISTRI Packed Compare Implicit Length Strings, Return Index
PCMPISTRM Packed Compare Implicit Length Strings, Return Mask
PCMPGTQ Compare Packed Signed 64 -bit data For Greater Than
• EM64T (Intel ®( Extended Memory 64 Technology ) giúp tăng cường hiệ u suất xử
lý 2 nhân, hỗ tr ợ công nghệ điện toán 64bit hỗ trợ mạ nh mẽ c ho hệ điề u hành
Microsoft Windows Vista.
• Công nghệ nổi bật : EIST , HyperThreading XD bit (một bit NX thực hiệ n), TXT ,
Intel VT-x , Intel VT-d , Hyper-Threading , Turbo Boost , Smart Cache và AES-NI
• EIST(Intel SpeedStep® Technology) là công nghệ đặc biệt của Intel được áp dụng
cho các sản phẩ m vi xử lý của họ, EIST sẽ giúp các vi xử lý chạy với tốc độ phù hợp
nhấ t trong các thời điể m khác nhau tuỳ theo trạng thái các ứng dụng đang chạy. Ta
hãy hình dung một CPU có tốc độ 3.6GHz với công suất 110w có thể chạy chỉ với tốc
độ 2.8GHz khi máy tính ở trạng thái nhàn rỗi và mức tiêu hao điệ n năng cũng như
độ ồn hệ thống suy giả m đáng kể.Thực tế ta thấy trong suốt một buổi làm việc, các
máy tính thường xuyên hoạ t động dưới mức công suất tối đa v ì thế nếu EIST được
ứng dụng sẽ tiết kiệ m được một lượng điện năng đáng kể, đặc biệt là v ới các nhà
máy công sở có sử dụng máy vi tính với số lượng lớn.
Nguồ n : http://tinhoc.top1.vn/su-co-va-cach-khac-phuc/20050-c -ng -ngh-enhanced-
intel-speedstep-technology -eist-l-g.html
• HyperThreading (HT) Hyper-Threading công nghệ cung cấp 2 luồng (thread) trên
mỗi nhân,tức là nhân đôi số tác v ụ mà một bộ vi xử lý có thể thực thi.
- Kỹ thuật Vi xử lý
Nhóm 7
HyperThreading là tên c ủa Intel đặ t cho công nghệ SMT (Simultaneous Multi-
Threading). Công nghệ này cho phép một nhân xử lý có thể thực sự xử lý song song
các thread do các ứng dụng tạo ra, bằng cách trang bị thêm một s ố thành phần c ủa
nhân xử lý, khiế n hệ điề u hành nghĩ r ằng nó đang làm việc với nhiề u nhân xử lý.
Như vậy, với một hệ điều hành tương thích bộ xử lý nhiề u nhân hay nhiề u bộ xử lý,
nó sẽ sắp xếp để nhiều thread cùng được gửi đế n các bộ xử lý “ả o” đó. Về mặt lý
thuyế t, khi chúng ta chỉ có một nhân xử lý thì nó có xử lý song song được bao nhiêu
thread c ũng không thể tăng tốc độ xử lý chúng lên được. Tuy nhiên trong thực tế,
không phải bất kỳ lúc nào mọi thành phần của nhân xử lý cũng được sử dụng đến,
và những thành phần không được sử dụng đế n này có thể dùng để xử lý thread thứ
hai (hoặc thứ ba, thứ tư…). Công nghệ SMT còn giúp bộ xử lý làm việ c hiệ u quả
hơn bằ ng cách giả m bớt số lầ n nhân xử lý phải chuyể n qua chuyể n lại giữa các
thread ‘’song song”. Quá trình chuyể n này, như đã nói ở trên, diễn ra rấ t nhanh và
liên tục, nhưng không có nghĩa là không mấ t thời gian, và bằng việ c giả m bớt lượ ng
công việc này, bộ xử lý có thể được rảnh rang để tậ p trung vào chuyên môn hơn.
Nguồ n : http://haiphongit.com/forum/showthread.php?t=16516
Intel VT-x : Các kiế n trúc x86 không phả i là ả o hóa. Intel Virtualization Technology
là một tập lệnh mở rộng giúp nâng cao hiệu suấ t và tạ o điề u kiện cho các văn bản
của một hypervisor.Có hai loại của Intel VT, VT-x cho x86, Itanium-VT-i.
Vai trò chính c ủa một hypervisor là để quản lý truy cập vào phần cứng để đả m bả o
rằ ng nguồ n tài nguyên có thể được chia sẻ bởi nhiề u máy ảo. Một số vấ n đề trong
việc ả o hóa các kiế n trúc x86 là:
• deprivileging nhẫn: một máy ả o chạy các ứng dụng như một hệ thống điều hành
khách đang chạy ở mức đặc quyền rằng ông là không đúng.
• Vòng Aliasing: một s ố hướng dẫn không có đặc quy ền được thực hiệ n trực tiế p
trên bộ xử lý mà không có sự can thiệp của hypervisor.
• nén vòng: các máy ả o chạy trên hệ điề u hành cùng một mức độ ứng dụng
Phầ n mở rộng được thiết kế bởi AMD và Intel cũng được sử dụng để vượt qua
nhữ ng vấn đề này. Ví dụ, VT-x x86 thêm vào hai loại mới của hoạt độ ng: vmx gốc
và vmx không phả i root. Các loại đầu tiên được thiế t kế cho các hypervisor, hành vi
của nó là r ất tương tự như IA-32 mà không có VT-x. Tuy nhiên, khác cho máy
ảo.Cả hai vmx không vmx gốc rễ đó cho phép s ử dụng 4 cấp độ của đặc quyề n để
chạy các phần mề m.VT-x cũng xác định hai cấp độ đặc quyền chuyển tiế p (từ root-
nguon tai.lieu . vn
