Xem mẫu
- HỆ THỐNG VLSI 45 TIẾT
- TÀI LIỆU THAM KHẢO Giáo trình chính • Weste Neil H.E, David Harris, CMOS VLSI Design - A Circuits and Systems Perspective , Prentice Hall 2002. • Đinh Sỹ Hiền, Thiết kế hệ thống VLSI, NXB ĐHQG TPHCM. Tài liệu tham khảo • Tống Văn On, Hệ thống VLSI . • Neil H.E. Weste, Kamran Eshraghian, Principle of CMOS and , g , p f VLSI Design A Systems Perspective 2nd Edition, Addison Wesley 1994. • Andrew Brown, VLSI Circuits and System in Silicon, McGraw- Hill, 1991. Hill 1991 • John P. Uyemura, Introduction to VLSI Circuits and Systems, John Wiley & Sons 2002
- NỘI DUNG • Giới thiệu về hệ thống VLSI • Ngôn ngữ thiết kế phần cứng VHDL • Thiết kế các phần tử cơ bản á hầ bả • Thiết kế hệ nâng cao • Kiểm thử thiết kế • Công nghệ CMOS
- GIỚI THIỆU • VLSI? – Very-large-scale integration – Các thiết kế có độ tích hợp lên đến hàng trăm triệu transistor và sẽ có các thiết kế độ tích hợp lên đến hàng tỷ transistor. – Qua ba thập kỷ, công nghệ sản xuất chip bán dẫn đã phát triển từ công nghệ 4μm đến p g g ệ μ 45nm.
- Lợi điểm của IC và việc tăng mật độ tích hợp? í hh ? – Độ tin cậy của IC cao hơn các linh kiện rời – Dễ chế tạo với số lượng lớn – Giảm kích thước (…) – Tăng tốc độ (g g ộ (giảm các p phần tử ký sinh, kích ý , thước lan truyền) – Giảm công suất tiêu thụ( …) – Tăng khả năng xử lý(…) – Chi phí giảm(…)
- Ảnh hưởng của chip VLSI? Mọi lĩnh vực: ọ ự Công nghiệp Quân sự ự Hàng không, vũ trụ Y tế Ngân hàng Giáo dục Giải trí
- Công nghệ Thiết kế VLSI hiện nay • Thiết kế dựa trên thiết bị logic có thể lập trình (programmable l i d i ( bl logic devices) :) – PLA (programmable logic arrays), – Complex Programmable Logic Devices (CPLD) – Field Programmable Gate Array (FPGA) • Thiết kế trên mảng cổng logic ( g g g (Gate Arrays, Sea y of Gates) • Thiết kế dựa trên các phần tử cơ bản (Standard- Cells Based) C ll B d) • Thiết kế hoàn chỉnh
- So sánh ROM và PLA
- So sánh ROM và PLA • Perform the same function as a ROM – n inputs and m outputs – m functions of n variables – AND array – realizes product terms of the input variables – OR array – ORs together the product terms
- PLA
- Using PLA: An Example F1 = a' bd + abd + ab' c' + b' c F2 = a' bd + b' c + b bc F3 = abd + ab' c' + bc
- FPGA
- CLB – Confugurable Logic Block
- Các ngõ vào, ra của CLB nằm trong một “biển” các kết nối nội ột “biể ” á ối ội Lect #14 Rissacher EE365
- Chi tiết: Các kết ối Cá kế nối được điều khiển bởi RAM bits
- Programmable Switch Matrix programmable switch element turning the corner, etc.
- Thiết kế trên mảng cổng logic (Sea f G (S of Gates) )
- Thiết kế dựa trên các phần tử cơ bản
- Thiết kế chip VLSI – Số • Hệ thống • Thiết kế ở cấp độ RTL (register transfer level) p ( g ) • Thiết kế ở cấp độ vật lý – Tương tự • Hệ thống • Khối chức năng cơ bản • Mạch, layout