Xem mẫu

  1. CHƯƠNG 4: GHEP NÔI  ́ ́ HÊ THÔNG VI XƯ LÝ ̣ ́ ̉ Pham Thê Duy ̣ ́ ptduy@yahoo.com    
  2. GHEP NÔI HÊ THÔNG VI XƯ LÝ ́ ́ ̣ ́ ̉  Giơi thiêu vê bô nhơ. ́ ̣ ̀ ̣ ́  Ghep nôi vi xư ly vơi bô nhớ ́ ́ ̉ ́ ́ ̣    
  3. Cac thuât ngư vê bô nhớ ́ ̣ ̃ ̀ ̣  Dung lương  ̣  Kbit, Mbit, Gbit  Tô chưc bô nhớ ̉ ́ ̣  Cac đương đia chi ­ Address lines ́ ̀ ̣ ̉  Cac đương dư liêu ­ Data lines ́ ̀ ̃ ̣  Tôc đô/ Đinh thơi: Speed / Timing ́ ̣ ̣ ̀  Thơi gian truy câp ­ Access time ̀ ̣  Kha năng ghi dư liêu ­ Write ability ̉ ̃ ̣  ROM RAM     
  4. Cac loai bô nhơ ROM ́ ̣ ̣ ́  Mask Rom  PROM – OTP  EPROM – UV_EPROM  EEPROM  Flash memory     
  5. Cac loai bô nhơ RAM ́ ̣ ̣ ́  SRAM  DRAM  NV­RAM  SRAM – CMOS  Internal lithium battery  Control circuitry to monitor Vcc    
  6. Cac vi mach nhơ ­ Memory Chip ́ ̣ ́  8K SRAM A0 I/O0  to be specific: A1 I/O 1 A2 I/O 2 A3 I/O 3  8Kx8 bits SRAM A4 I/O 4 A5 I/O 5 A6 I/O 6 A7 I/O 7 A8 A9 6264 A 10 A 11 A 12 OE WE CS1 CS2    
  7. Sơ đô khôi 6264 ̀ ́    
  8. Bang mô ta hoat đông cua 6264 ̉ ̉ ̣ ̣ ̉    
  9. Vi mach nhơ ROM 2764 ̣ ́  8K EPROM A0 Q0  Dung lương: A1 Q 1 ̣ A2 Q 2 A3 Q 3  8Kx8 bits EPROM A4 Q 4 A5 Q 5 A6 Q 6 A7 Q 7 A8 A9 2764 A 10 A 11 A 12 G P C VPP    
  10. Sơ đô khôi 2764 ̀ ́ Chip enable Output enable    
  11. Cac chê đô hoat đông ́ ́ ̣ ̣ ̣    
  12. Lâp trinh cho 2764 ̣ ̀  Sau khi xoa băng đen tia cưc tim UV­EPROM): ́ ̀ ̀ ̣ ́  Tât ca cac bit trong M2764A co mưc 1. ́ ̉ ́ ́ ́  Chi co môt cach duy nhât biên bit 0 thanh 1 la băng đen tia  ̉ ́ ̣ ́ ́ ́ ̀ ̀ ̀ ̀ cưc tim (ultraviolet light erasure) ̣ ́  Chê đô lâp trinh đươc chon khi: ́ ̣ ̣ ̀ ̣ ̣  VPP câp 12.5V́  E va P co mưc thâp TTL ̀ ́ ́ ́  Câp dư liêu tơi cac chân dư liêu, đia chi tơi cac chân đia chi  ́ ̃ ̣ ́ ́ ̃ ̣ ̣ ̉ ́ ́ ̣ ̉ va câp xung lâp trinh. ̀ ́ ̣ ̀    
  13. Cac chân tin hiêu cua 8088 ́ ́ ̣ ̉ MN / MX AD0 AD 1 READY AD 2 CLK AD 3 RESET AD 4 AD 5 TEST AD 6 AD 7 HLDA A8 HOLD A9 NMI A 10 A 11 A 12 A 13 A 14 8088 A 15 A 16 / S3 A 17 / S4 A 18 / S5 A 19 / S6 SSO DEN DT / R IO / M RD     WR ALE INTR INTA
  14. Cac chân nguôn va GND ́ ̀ ̀  Vcc – chân 40  Gnd – chân 1 va 20 ̀    
  15. Cac chân đia chi ­ Address Pins ́ ̣ ̉  AD0..AD7  A8..A15  A19/S6, A18/S5, A17/S4, A16/S3    
  16. Cac chân dư liêu ­ Data Pins ́ ̃ ̣  AD0..AD7    
  17. Cac chân điêu khiên ­ Control Pins ́ ̀ ̉  MN/MX’ (input)  Cho phep chon chê đ9o65 hoat đông cua CPU ́ ̣ ́ ̣ ̣ ̉  MIN mode: câu hinh tôi thiêu không co đông xư lý ́ ̀ ́ ̉ ́ ̀ ̉  MAX mode – co đông xư ly toan hoc ́ ̀ ̉ ́ ́ ̣  READY (input)  Khi tac đông mưc thâp CPU se chuyên qua trang thai chơ  ́ ̣ ́ ́ ̃ ̉ ̣ ́ ̀ trong cac chu ky truy câp BUS. ́ ̀ ̣  CLK (input)  Cung câp xung đinh thơi cơ ban cho CPU  ́ ̣ ̀ ̉  RESET (input)  CPU kê thuc trang thai hoat đông hiên hanh ́ ́ ̣ ́ ̣ ̣ ̣ ̀    Cân giư mưc cao trong it nhât 4 chu ky clock ̀ ̃ ́ ́   ́ ̀
  18. Cac chân điêu khiên ­ Control Pins ́ ̀ ̉  TEST’ (input)  Khi cung câp mưc cao CPU se ngưng hoat đông cho  ́ ́ ̃ ̣ ̣ tơi khi hêt mưc cao. ́ ́ ́  HOLD (input)  Ngo vao yêu câu DMA tư DAM controller ̃ ̀ ̀ ̀  HLDA (output)  Ngo ra châp nhân yêu câu DMA. ̃ ́ ̣ ̀    
  19. Cac chân điêu khiên ngăt ­ Control Pins ́ ̀ ̉ ́  INTR (input)  Ngo vao yêu câu ngăt ­ Interrupt request ̃ ̀ ̀ ́  INTA’ (output)  Ngo vao châp nhân yêu câu ngăt ­ Interrupt  ̃ ̀ ́ ̣ ̀ ́ Acknowledge  NMI (input)  Ngo vao yêu câu ngăt không che đươc ̃ ̀ ̀ ́ ̣ Non­maskable interrupt    
  20. Cac chân điêu khiên bô nhơ va vao ra  ́ ̀ ̉ ̣ ́ ̀ ̀ Memory/IO Control Pins  DEN’ (output)  Data Enable – cho phep dư liêu ́ ̃ ̣  Tac đông mưc thâp khi CPU truy câp dư liêu bên ngoai ́ ̣ ́ ́ ̣ ̃ ̣ ̀  DT/R’ (output)  Data Transmit/Receive –Truyên nhân dư liêu ̀ ̣ ̃ ̣  Khi tac đông mưc cao, chiêu truyên dư liêu tư vi xư ly tơi bô nhơ ́ ̣ ́ ̀ ̀ ̃ ̣ ̀ ̉ ́ ́ ̣ /vao ra. ́ ̀  Khi tac đông mưc thâp, CPU đoc dư liêu tư bô nhơ hoăc vao ra. ́ ̣ ́ ́ ̣ ̃ ̣ ̀ ̣ ́ ̣ ̀  IO/M’ (output)  Input Output/Memory  Khi truy câp I/O CPU tac đông tin hiêu nay mưc cao ̣ ́ ̣ ́ ̣ ̀ ́  Khi truy câp bô nhơ CPU tac đông tin hiêu nay mưc thâp ̣ ̣ ́ ́ ̣ ́ ̣ ̀ ́ ́