- Trang Chủ
- Vật lý
- Giáo trình hình thành các loại diode thông dụng trong điện dung chuyển tiếp p10
Xem mẫu
- Giáo trình Linh Kiện Điện Tử
Khi VDS còn nhỏ (vài volt), điện trở R của thông lộ gần như không thay đổi nên
dòng ID tăng tuyến tính theo VDS. Khi VDS đủ lớn, đặc tuyến không còn tuyến tính nữa do
R bắt đầu tăng vì thông lộ hẹp dần. Nếu ta tiếp tục tăng VDS đến một trị số nào đó thì hai
vùng hiếm chạm nhau, ta nói thông lộ bị nghẽn (pinched off).
Trị số VDS để thông lộ bắt đầu bị nghẽn được gọi là điện thế nghẽn VP (pinched off
voltage). Ở trị số này, chỉ có các điện tử có năng lượng cao trong dải dẫn điện mới có đủ
sức xuyên qua vùng hiếm để vào vùng thoát và bị hút về cực dương của nguồn điện VDS
tạo ra dòng điện thoát ID.
Nếu ta cứ tiếp tục tăng VDS, dòng điện ID gần như không thay đổi và được gọi là
dòng điện bảo hoà thoát - nguồn IDSS (chú ý: ký hiệu IDSS khi VGS=0V).
Bây giờ, nếu ta phân cực cổng-nguồn bằng một nguồn điện thế âm VGS (phân cực
nghịch), ta thấy vùng hiếm rộng ra và thông lộ hẹp hơn trong trường hợp VGS=0V. Do đó
điện trở của thông lộ cũng lớn hơn.
VDS
S G D
VGS
p
n+ n- n+ Nối P-N ở vùng
thoát được phân
p- cực nghịch
Hình 10
Trang 96 Biên soạn: Trương Văn Tám
- Giáo trình Linh Kiện Điện Tử
ID
P Gate
Thông lộ hẹp
hơn nên điện VGS = 0
IDSS
trở lớn hơn. Có
Kênh n- n+ thoát
nghĩa là ID và IS
Dòng VGS < 0
nhỏ hơn ở cùng
bảo
một trị VDS khi
hòa ID
VGS âm hơn
giảm
Thân P- (Gate) VDS
VP
P Gate VDS ứng với trị bảo
hòa giảm
Thông lộ n-
n+ thoát
Thông lộ nghẽn
ở trị VDS thấp
hơn khi VGS âm
vì thông lộ hẹp
Thân P- (Gate)
hơn
Hình 11
Khi VDS còn nhỏ, ID cũng tăng tuyến tính theo VDS, nhưng khi VDS lớn, thông lộ bị
nghẽn nhanh hơn, nghĩa là trị số VDS để thông lộ nghẽn nhỏ hơn trong trường hợp
VGS=0V và do đó, dòng điện bảo hoà ID cũng nhỏ hơn IDSS.
Chùm đặc tuyến ID=f(VDS) với VGS là thông số được gọi là đặc tuyến ra của JFET
mắc theo kiểu cực nguồn chung.
ID(mA)
VGS = 0V
Đặc tuyến
|VDS| = |VP|-|VGS|
VGS = -1V
Vùng bảo hòa (vùng dòng
điện hằng số)
VGS = -2V
VGS = -3V
VGS = -4V
VDS (volt)
0 VDS=VP=8V
VGS = VGS(off) = -8V
Hình 12
Khi VGS càng âm, dòng ID bảo hoà càng nhỏ. Khi VGS âm đến một trị nào đó, vùng
hiếm chiếm gần như toàn bộ thông lộ và các điện tử không còn đủ năng lượng để vượt
qua được và khi đó ID = 0. Trị số của VGS lúc đó gọi là VGS(off). Người ta chứng minh
được trị số này bằng với điện thế nghẽn.
Trang 97 Biên soạn: Trương Văn Tám
- Giáo trình Linh Kiện Điện Tử
VGS( off ) = VP
Vì Vp chính là hiệu thế phân cực ngược các nối P-N vừa đủ để cho các vùng hiếm
chạm nhau. Vì vậy, trong vùng bảo hoà ta có:
VDS + VGS = VP
Vì nối cổng nguồn được phân cực nghịch, dòng điện IG chính là dòng điện rỉ ngược
nên rất nhỏ, do đó dòng điện chạy vào cực thoát D được xem như bằng dòng điện ra khỏi
cực nguồn S. ID # IS. Không có hạt tải điện di chuyển qua thông lộ (I = I = 0)
D S
Gate
p
n+ n+
S D
Kênh n-
Thân p-
Hình 13
So sánh với BJT, ta thấy:
IC ≈ IE I D ≈ IS
IE IS
- VCE + - VDS +
E C S D
+
- +
VBE - VCB VGS
-
+
IG (rỉ) ≈ 0
IB n h ỏ
B G
Hình 14
Thí dụ: một JFET kênh N có IDSS=20mA và VGS(off)=-10V.
Tính IS khi VGS=0V? Tính VDS bảo hoà khi VGS = -2V.
Giải:
Khi VGS=0V ⇒ ID=IDSS=20mA và ID=IS=20mA
Ta có: VP = VGS( off ) = 10V và VDS = VP − VGS = 10 − 2 = 8V
Trang 98 Biên soạn: Trương Văn Tám
- Giáo trình Linh Kiện Điện Tử
III. ĐẶC TUYẾN TRUYỀN CỦA JFET.
Cũng giống như BJT, người ta cũng có 3 cách ráp của FET (JFET và MOSFET):
mắc kiểu cực cổng chung (common-gate), cực nguồn chung (common-source) và cực
thoát chung (common-drain).
D S
S D G G
Tín hiệu Tín hiệu Tín hiệu Tín hiệu
Tín hiệu Tín hiệu
vào ra ra ra
vào vào
G S D
Cổng chung Nguồn chung Thoát chung
Hình 15
So sánh với BJT NPN, ta thấy có sự tương đương như sau:
Các cực Cách mắc
FET
FET BJT BJT
Cực thoát D Cực thu C Cực cổng chung Cực nền chung
Cực nguồn S Cực phát E Cực nguồn chung Cực phát chung
Cực cổng G Cực nền B Cực thoát chung Cực thu chung
Người ta chứng minh được khi VDS có trị số làm nghẽn thông lộ (JFET hoạt động
trong vùng bảo hoà), ID và VGS thoả mãn hệ thức:
2 2
⎡ VGS ⎤ ⎡ VGS ⎤
⎥ hay I D = I DSS ⎢1 +
I D = I DSS ⎢1 − ⎥
⎢ VGS( off ) ⎥ VP ⎦
⎣
⎣ ⎦
Phương trình này được gọi là phương trình truyền của JFET. Các thông số ID và
VGS(off) được nhà sản xuất cho biết.
Để ý là: VGS và VGS(off) âm trong JFET thông lộ n và dương trong thông lộ p.
Người ta cũng có thể biểu thị sự thay đổi của dòng điện thoát ID theo điện thế cổng
nguồn VGS trong vùng bảo hoà bằng một đặc tuyến gọi là đặc tuyến truyền bằng cách vẽ
đường biểu diễn của phương trình truyền ở trên.
- +
I
D
+
G ID
VDS
+
-
VGS S
-
- +
V V
+ -
VGG VDD
Hình 16
Trang 99 Biên soạn: Trương Văn Tám
- Giáo trình Linh Kiện Điện Tử
Đặc tuyến
ngõ ra
ID(mA)
VGS = 0V
12
9 VGS = -1V
Đặc tuyến
VGS = -2V
truyền 6
VGS = -3V
3
VGS = -4V
VGS = -6V
VDS (volt)
-2 0
-8 -6 -4 2 4 6 8
VGS = VGS(off) = -8V
VP
VGS(off)
Hình 17
IV. ẢNH HƯỞNG CỦA NHIỆT ĐỘ TRÊN JFET.
ƯỞ
Như ta đã thấy trong JFET, người ta dùng điện trường kết hợp với sự phân cực
nghịch của nối P-N để làm thay đổi điện trở (tức độ dẫn điện) của thông lộ của chất bán
dẫn. cũng như BJT, các thông số của JFET cũng rất nhạy đối với nhiệt độ, ta sẽ khảo sát
qua hai tác động chính của nhiệt độ:
Khi nhiệt độ tăng, vùng hiếm giảm, do đó độ rộng của thông lộ tăng lên, do đó điện
trở của thông lộ giảm. (ID tăng)
thông
Khi nhiệt độ tăng, độ linh động của các hạt tải điện giảm (ID giảm)
Do thông lộ tăng rộng theo nhiệt độ nên VGS(off) cũng tăng theo nhiệt độ. Thực
nghiệm cho thấy VGS( off ) hay VP tăng theo nhiệt độ với hệ số 2,2mV/10C.
2
⎡ VGS ⎤
Từ công thức: I D = I DSS ⎢1 − ⎥
⎢ VGS( off ) ⎥
⎣ ⎦
Cho thấy tác dụng này làm cho dòng điện ID tăng lên. Ngoài ra, do độ linh động của
hạt tải điện giảm khi nhiệt độ tăng làm cho điện trở của thông lộ tăng lên nên dòng điện
IDSS giảm khi nhiệt độ tăng, hiệu ứng này làm cho ID giảm khi nhiệt độ tăng.
Tổng hợp cả hai hiệu ứng này, người ta thấy nếu chọn trị số VGS thích hợp thì dòng
thoát ID không đổi khi nhiệt độ thay đổi. Người ta chứng minh được trị số của VGS đó là:
Trang 100 Biên soạn: Trương Văn Tám
nguon tai.lieu . vn