Xem mẫu
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
CHƯƠNG 4
TẬP LỆNH PLC S7-200
4.1. Các lệnh cơ bản
4.1.1. Lệnh vào / ra.
• Lệnh Load (LD):
Lệnh LD nạp giá trị logic của một tiếp điểm vào trong bit đầu tiên của ngăn
xếp, các giá trị còn lại trong ngăn xếp bị đẩy lùi xuống một bit.
Toán hạng gồm: I, O, M, SM, V, C, T.
Tiếp điểm thường mở sẽ đóng khi ngõ vào PLC có địa chỉ là 1.
Dạng LAD Dạng STL
I0.0 Q 0.0 LD I0.0
= Q0.0
• Lệnh Load Not (LDN):
Lệnh LDN nạp giá trị logic của một tiếp điểm vào trong bit đầu tiên của
ngăn xếp, các giá trị còn lại trong ngăn xếp bị đẩy lùi xuống một bit.
Tiếp điểm thường đóng sẽ mở khi ngõ vào PLC có địa chỉ là 1
Dạng LAD Dạng STL
I0.0 Q0.0 LDN I0.0
= Q0.0
Khoá luận tốt nghiệp 40 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
Hình 4.1 - Mô tả lệnh LD và LDN [2]
Các dạng khác nhau của lệnh LD,LDN:
Moâ taû Toaùn
STL LAD
haïng
n Tieáp ñieåm thöôøng môû seõ
LD n n: I, Q, M,
┤├ ñoùng neáu n = 1
SM, (bit)
n Tieáp ñieåm thöôøng ñoùng seõ T, C
LDN n
┤/├ môû khi n = 1
n Tieáp ñieåm thöôøng môû seõ
LDI n n:1
┤I├ ñoùng töùc thôøi khi n = 1
n Tieáp ñieåm thöôøng ñoùng seõ
LDNI n
┤/I├ môû töùc thôøi khi n = 1
• OUTPUT (=):
Lệnh sao chép nội dung của bit đầu tiên trong ngăn xếp vào bit được chỉ
định trong lệnh. Nội dung ngăn xếp không bị thay đổi.
LAD Mô tả Toán hạng
n Cuộn dây đầu ra ở trạng thái kích thích n: I, Q, M, SM,
─( ) T, C
khi có dòng điều khiển đi qua
(bit)
n Cuộn dây đầu ra được kích thích tức n: Q (bit)
─( I )
thời khi có dòng điều khiển đi qua
Khoá luận tốt nghiệp 41 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
4.1.2. Các lệnh ghi/xóa giá trị cho tiếp điểm:
• SET (S)
• RESET (R)
Hai lệnh này dùng để đóng và ngắt các điểm gián đoạn đã được thiết kế.
Trong LAD, logic điều khiển dòng điện đóng hay ngắt các cuộn dây đầu ra. Khi
dòng điều khiển đến các cuộn dây thì các cuôn dây đóng hoặc mở các tiếp điểm.
Trong STL, lệnh truyền trạng thái bit đầu tiên của ngăn xếp đến các điểm thiết
kế. Nếu bit này có giá trị bằng 1, các lệnh S hoặc R sẽ đóng ngắt tiếp điểm hoặc
một dãy các tiếp điểm (giới hạn từ 1 đến 255). Nội dung của ngăn xếp không bị
thay đổi bởi các lệnh này.
VD: Khi tiếp điểm I0.0 đóng lệnh Set hoặc Reset sẽ đóng (ngắt) một mảng
gồm n (5) tiếp điểm kể từ Q0.0.
I0.0 Q0.0 I0.0 Q0.0
s R
5 5
Mô tả lệnh S (Set) và R (Reset) :
Bảng 6 - Lệnh Set(S) và Reset(R)
STL LAD Mô tả Toán hạng
S S-bit n S bit n Đóng một mảng gồm n các S-bit: I, Q, M,
SM, T, C,V(bit)
──( S ) tiếp điểm kể từ địa chỉ S-bit
R S-bit n Ngắt một mảng gồm n các n (byte): IB, QB,
S bit n
tiếp điểm kể từ S-bit. Nếu MB, SMB, VB,
──( R ) AC
S-bit lại chỉ vào Timer hoặc
Counter thì lệnh sẽ xoá bit
đầu ra của Timer/Counter
đó.
SI S-bit n S bit n Đóng tức thời một mảng S-bit: Q (bit)
──( SI ) gồm n các tiếp điểm kể từ n(byte): IB, QB,
địa chỉ S-bit MB, SMB, VB,
RI S-bit n S bit n Ngắt tức thời một mảng
AC
──( RI ) gồm n các tiếp điểm kể từ
địa chỉ S-bit
Khoá luận tốt nghiệp 42 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
4.1.3. Các lệnh logic đại số Boolean:
Các lệnh tiếp điểm đại số Boolean cho phép tạo lập các mạch logic (không
có nhớ). Trong LAD các lệnh này được biểu diễn thông qua cấu trúc mạch, mắc
nối tiếp hay song song các tiếp điểm thường đóng hay các tiếp điểm thường mở.
Trong STL có thể sử dụng lệnh A (And) và O (Or) cho các hàm hở hoặc các lệnh
AN (And Not), ON (Or Not) cho các hàm kín. Giá trị của ngăn xếp thay đổi phụ
thuộc vào từng lệnh.
• AND (A)
Dạng LAD Dạng STL
I0.0 I0.1 Q0.0
LD I0.0
A I0.1
= Q0.0
• AND NOT (AN)
Dạng LAD Dạng STL
I0.0 I0.1 Q0.0 LD I0.0
AN I0.1
= Q0.0
• OR (O)
Dạng LAD Dạng STL
I0.0 Q0.0
LD I0.0
O I0.1
I0.1 = Q0.0
• OR NOT (ON)
Dạng LAD Dạng STL
I0.0 Q0.0
LD I0.0
O I0.1
I0.1 = Q0.0
Khoá luận tốt nghiệp 43 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
4.1.4. Các lệnh về tiếp điểm đặc biệt:
• Tiếp điểm nào tác động cạnh xuống, tác động cạnh lên:
NOT N P
Có thể dùng các lệnh tiếp điểm đặc biệt để phát hiện sự chuyển tiếp trạng
thái của xung (sườn xung) và đảo lại trạng thái của dòng cung cấp (giá trị đỉnh của
ngăn xếp). LAD sử dụng các tiếp điểm đặc biệt này để tác động vào dòng cung
cấp. Các tiếp điểm đặc biệt này không có toán hạng riêng của chúng vì thế phải
đặt chúng phía trước cuộn dây hoặc hộp đầu ra. Tiếp điểm chuyển tiếp
dương/âm (các lệnh trước và sườn sau) có nhu cầu về bộ nhớ, bởi vậy đối với
CPU 224 có thể sử dụng nhiều nhất là 256 lệnh.
Dạng LAD Dạng STL
LD I0.0
I0.0 Q0.0
P EU
= Q0.0
I0.0 Q0.1 LD I0.0
N
ED
= Q0.1
LD I0.0
Q0.2
I0.0
NOT
NOT
= Q0.2
Khoá luận tốt nghiệp 44 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
Biểu đồ thời gian
I0.0
Q0.0
Q0.2
Q0.1
Hình 4.2 - Giản đồ thời gian các tiếp điểm đặc biệt
• Tiếp điểm trong vùng nhớ đặc biệt:
- SM0.0: Vòng quét đầu tiên thì mở nhưng từ vòng quét thứ 2 trở đi thì
đóng.
- SM0.1: Ngược lại với SM0.0, vòng quét đầu tiên tiếp điểm này đóng, kể
từ vòng quét thứ 2 thì mở ra và giữ nguyên trong suốt quá trình hoạt động.
- SM0.4: Tiếp điểm tạo xung với nhịp xung với chu kì là 1 phút.
- SM0.5: Tiếp điểm tạo xung với nhịp xung với chu kì là 1 giây.
4.2. Các lệnh đếm (Counter) và lệnh thời gian (Timer)
4.2.1. Các lệnh điều khiển thời gian Timer :
Timer là bộ tạo thời gian trễ giữa tín hiệu vào và tín hiệu ra nên trong điều
khiển vẫn thường gọi là khâu trễ. Nếu kí hiệu tín hiệu (logic) vào là x(t) và thời
gian trễ tạo ra bằng Timer là τ thì tín hiệu đầu ra của Timer đó sẽ là x(t – τ) S7-
200 có 64 bộ Timer (với CPU 212) hoặc 128 Timer (với CPU 214) được chia làm 2
loại khác nhau:
Timer tạo thời gian trễ không có nhớ (On-Delay Timer), kí hiệu là TON.
Timer tạo thời gian trễ có nhớ (Retentive On-Delay Timer), kí hiệu TONR.
Hai kiểu Timer của S7-200 (TON và TONR) phân biệt với nhau ở phản ứng
Khoá luận tốt nghiệp 45 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
của nó đối với trạng thái ngõ vào.
Cả hai Timer kiểu TON và TONR cùng bắt đầu tạo thời gian trễ tín hiệu
kể từ thời điểm có sườn lên ở tín hiệu đầu vào, tức là khi tín hiệu đầu vào chuyển
trạng thái logic từ 0 lên 1, được gọi là thời điểm Timer được kích, và không tính
khoảng thời gian khi đầu vào có giá trị logic 0 vào thời gian trễ tín hiệu đặt trước.
Khi đầu vào có giá trị logic bằng 0, TON tự động Reset còn TONR thì
không. Timer TON được dùng để tạo thời gian trễ trong một khoảng thời gian
(miền liên thông), còn với TONR thời gian trễ sẽ được tạo ra trong nhiều khoảng
thời gian khác nhau.
Timer TON và TONR bao gồm 3 loại với 3 độ phân giải khác nhau, độ phân
giải 1ms, 10ms và 100ms. Thời gian trễ τ được tạo ra chính là tích của độ phân
giải của bộ Timer được chọn và giá trị đặt trước cho Timer. Ví dụ có độ phân giải
10ms và giá trị đặt trước 50 thì thời gian trễ là 500ms.
Bảng 7 - Độ phân giải các loại Timer của S7-200, loại CPU 214
Lệnh Độ phân giải Giá trị cực đại CPU 214
1ms 32,767s T32 và T96
TON 10ms 327,67s T33 - T36, T97-T100
100ms 3276,7s T37-T63, T101-T127
1ms 32,767s T0 và T64
TONR 10ms 327,67s T1-T4, T65-T68
100ms 3276,7s T5-T31, T69-T95
Cú pháp khai báo sử dụng Timer như sau:
LAD Mô tả Toán hạng
Khai báo Timer số hiệu xx kiểu TON Txx (Word)
CPU 214: 32-63,
TON-Txx để tạo thời gian trễ tính từ khi đầu vào
96-127
IN IN được kích. Nếu như giá trị đếm tức PT: VW, T, (Word)
C, IW, QW, MW,
thời lớn hơn hoặc bằng giá trị đặt
SMW, C, hằng số.
PT trước PT thì T-bit có giá trị logic
bằng1. Có thể Reset Timer kiểu TON
bằng lệnh R hoặc bằng giá trị logic 0
Khoá luận tốt nghiệp 46 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
tại đầu vào IN.
Khai báo Timer số hiệu xx kiểu TONR Txx (Word)
để tạo thời gian trễ tính từ khi đầu vào CPU 214: 0-31,
TONR-Txx
IN được kích. Nếu như giá trị đếm tức 64-95
IN
thời lớn hơn hoặc bằng giá trị đặt PT: VW, TR, (Word)
PT trước PT thì T-bit có giá trị logic C, IW, QW, MW,
bằng1. Chỉ có thể Reset Timer kiểu SMW, AC, AIW,
TONR bằng lệnh R cho T-bit. hằng số.
Khi sử dụng Timer TONR, giá trị đếm tức thời được lưu lại và không bị
thay đổi trong khoảng thời gian khi tín hiệu đầu vào có logic 0. Giá trị của T-bit
không được nhớ mà hoàn toàn phụ thuộc vào số kết quả so sánh giữa giá trị đếm
tức thời và giá trị đặt trước.
Khi Reset một Timer, T-word và T-bit của nó đồng thời được xóa và có giá
trị bằng 0, như vậy giá trị đếm tức thời được đặt về 0 và tín hiệu đầu ra cũng có
trạng thái logic 0.
• Timer kiểu TON(hình 4.3)
LAD STL FBD
T33
LD I0.0 T33
I0.0 I0.0 IN TON
TON T33, 50
IN TON 50 10ms
PT
50 PT 10ms
• Timer kiểu TONR(hình 4.4)
LAD STL FBD
T33
T33
I0.0 I0.0 IN TONR
LD I0.0
IN TONR 10 PT 10ms
TONR T33, 10
10 PT 10ms
Khoá luận tốt nghiệp 47 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
I0.0
MAX =32767
PT =50 PT =50
T33 (Current)
T33 ( Bit)
Hình 4.3 - Giản đồ thời gian Timer của TON
I0.0
MAX =32767
PT =10
T33 (Current)
T33 ( Bit)
Hình 4.4 - Giản đồ thời gian Timer của TONR
4.2.2. Các lệnh đếm – Counter:
Counter là bộ đếm thực chức năng đếm sườn xung, trong S7-200 các bộ
đếm được chia làm 2 loại: bộ đếm tiến (CTU) và bộ đếm tiến/lùi (CTUD).
Bộ đếm tiến CTU đếm số sườn lên của tín hiệu logic đầu vào, tức là đếm
số lần thay đổi trạng thái logic từ 0 lên 1 của tín hiệu. Số xung đếm được ghi vào
thanh ghi 2 byte của bộ đếm, gọi là thanh ghi C- word.
Nội dung của thanh ghi C- word, gọi là giá trị đếm tức thời của bộ đếm,
luôn được so sánh với giá trị đặt trước của bộ đếm, được kí hiệu PV. Khi giá trị
đếm tức thời bằng hoặc lớn hơn giá trị đặt trước này thì bộ đếm báo ra ngoài
bằng cách đặt giá trị logic 1 vào 1 bit đặc biệt của nó gọi là C-bit. Trường hợp giá
trị đếm tức thời nhỏ hơn giá trị đặt trước thì C-bit có giá trị logic là 0.
Khoá luận tốt nghiệp 48 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
Khác với các bộ Timer, các bộ đếm CTU và CTUD đều có chân nối với tín
hiệu điều khiển xóa để thực hiện việc đặt lại chế độ khởi phát ban đầu (Reset)
cho bộ đếm, được kí hiệu bằng chữ cái R trong LAD, hay được qui định là trạng
thái logic của bit đầu tiên của ngăn xếp trong STL. Bộ đếm được Reset khi tín
hiệu xóa này có mức logic là 1 hoặc khi lệnh R (Reset) được thực hiện với C-bit.
Bộ đếm được Reset cả C-word, C-bit đều nhận giá trị 0.
Bảng 8 - Lệnh đếm lên, đếm xuống
LAD Mô tả Toán hạng
Khai báo bộ đếm tiến theo Cxx: (Word)
CTU - Cxx
sườn lên của CU. Khi giá trị CPU 214 : 0-47,
CU đếm tức thời C-word, Cxx lớn 80-127
hơn hoặc bằng giá trị đặt trước Pv(Word): VW, T,
R PV, C-bit (Cxx) có giá trị logic C, IW, QW, MW,
bằng 1. Bộ đếm ngừng đếm SMW, AC, AIW,
PV khi C-word Cxx đạt được giá hằng số, *VD,
trị cực đại. *AC
Khai báo bộ đếm tiến/lùi, đếm Cxx: (Word)
tiến theo sườn lên của CU, CPU 214 : 48-79
đếm lùi theo sườn lên của CD. PV (Word) : VW,
CTD - Cxx Khi giá trị đếm tức thời của C- T, C, IW, QW,
word Cxx lớn hơn hoặc bằng MW, SMW, hằng
CU
giá trị đặt trước PV, C-bit số, *VD, *AC
CD (Cxx) có giá trị logic bằng 1.
Bộ đếm ngừng đếm tiến khi
R C-word Cxx đạt được giá trị
PV cực đại 32.767 và ngừng đếm
lùi khi C-word Cxx đạt được
giá trị cực đại -32.768. CTUD
Reset khi đầu vào R có giá trị
Khoá luận tốt nghiệp 49 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
logic bằng 1.
• Sử dụng bộ đếm CTU:
LAD STL
I0.0 C40
CU CTU LD I0.0
I0.1 LD I0.1
R
+5 PV
CTU C40, +5
Giản đồ thời gian:
I0.0
I0.1
6
5
4
3
2
C40 1
cunrrent 0 0
C40 (bit)
Hình 4.5 - Giản đồ thời gian bộ đếm CTU
• Sử dụng bộ đếm CTUD:
LAD STL
Khoá luận tốt nghiệp 50 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
I0.0 C48
CU CTUD LD I0.0
I0.1 LD I0.1
CD
LD I0.2
I0.2
R CTUD C48, +5
+5 PV
Giản đồ thời gian:
I0.0 (CU)
I0.1 (CD)
I0.2
6
5 5
4
3
2
1
C48 (word)
current 0 0
C48 (bit)
Hình 4.6 - Giản đồ thời gian lệnh CTUD
4.3. Các lệnh so sánh
Khi lập trình, nếu các quyết định về điều khiển được thực hiện dựa trên
kết quả của việc so sánh thì có thể sử dụng lệnh so sánh theo byte, Word hay
Dword của S7-200.
Những lệnh so sánh thường là: so sánh nhỏ hơn hoặc bằng (=).
Khi so sánh giá trị của byte thì không cần thiết phải để ý đến dấu của toán
Khoá luận tốt nghiệp 51 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
hạng, ngược lại khi so sánh các từ hay từ kép với nhau thì phải để ý đến dấu của
toán hạng là bit cao nhất trong từ hoặc từ kép.
Trong STL những lệnh so sánh thực hiện phép so sánh byte, Word hay
Dword. Căn cứ vào kiểu so sánh (=), kết quả của phép so sánh có giá trị
bằng 0 (nếu đúng) hoặc bằng 1 (nếu sai) nên nó có thể được kết hợp cùng các
lệnh LD, A, O. Để tạo ra được các phép so sánh mà S7-200 không có lệnh so sánh
tương ứng (như so sánh không bằng nhau , so sánh nhỏ hơn ) ta có thể kết hợp lệnh NOT với các lệnh đã có (= =, >=, = n1, n2 (Word): VW, T, C,
> =B n2 QW, MW, SMW, AC,
B = byte AIW, hằng số, *VD,
n1 n2 *AC
> =I
I = Integer = Word
n1 n2
> =D
D = Double Integer
n1 n2
> =R R = Real
Khoá luận tốt nghiệp 52 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
n1 n2 Tiếp điểm đóng khi n1
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
0 0 0 0 0 1 1 0 VB20
4.4.2. Lệnh AND word:
Lệnh thực hiện phép AND thừng bit của hai Word ngõ vào IN1 và IN2, kết
quả được ghi vào 1 Word ở ngõ ra OUT, địa chỉ ngõ ra có thể khác ngõ vào.
Toán hạng trong câu lệnh thuộc một trong các vùng địa chỉ sau:
IN1: VW, T, C, IW, SMW, AC, Const
IN2: VW, T, C, IW, QW, SMW, AC
Dạng LAD Dạng STL
WAND_W
EN
ANDW VW0, VW1
VW0 IN1
VW2 IN2 OUT VW2
Ví dụ:
1 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1
VW10
AND
1 0 0 0 1 0 1 0 1 1 0 1 1 1 0 1
VW12
Kết quả
1 0 0 0 1 0 1 0 0 1 0 1 1 1 0 1
VW12
4.4.3. Lệnh AND dword :
Dạng LAD Dạng STL
WAND_DW
EN
VD0
ORB VB0, VB1
IN1
VD4 IN2 OUT
4.4.4. Lệnh OR byte:
Khoá luận tốt nghiệp 54 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
Dạng LAD Dạng STL
WOR_B
EN
ORB VB0, VB1
VB0 IN1
VB1 IN2 OUT
Lệnh thực hiện phép OR từng bit của hai byte ngõ vào IN1, IN2, kết quả thu được
ghi vào 1 byte ở ngõ ra OUT, địa chỉ ngõ ra có thể khác ngõ vào.
Toán hạng trong câu lệnh thuộc một trong các vùng địa chỉ sau:
IN1: VB, T, C, IB, QB, SMB, AC, Const
IN2: VB, T, C, IB, QB, SMB, AC
Ví dụ:
1 0 0 0 1 1 1 0 VD10
OR
0 0 1 1 0 1 1 1 VD20
Kết quả
1 0 1 1 1 1 1 1 VD20
4.4.5. Lệnh OR word:
Dạng LAD Dạng STL
WOR_W
EN
0
VW IN1
ORW VW0, VW2
VW IN2
2 OUT VW2
4.4.6. Lệnh OR Double word:
Dạng LAD Dạng STL
WOR_DW
EN
VD0 IN1
ORDW VD0, VD4
VD4 IN2 OUT VD4
4.5. Các lệnh di chuyển nội dung ô nhớ:
Các lệnh di chuyển thực hiện việc di chuyển hoặc sao chép số liệu từ vùng
này sang vùng khác trong bộ nhớ. Trong LAD và STL lệnh dịch chuyển thực hiện
việc di chuyển hay sao chép nội dung 1 byte, 1 từ đơn, hoặc 1 từ kép từ vùng này
Khoá luận tốt nghiệp 55 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
sang vùng khác trong bộ nhớ. Lệnh trao đổi nội dung của 2 byte trong một từ đơn
thực hiện việc chuyển nội dung của byte thấp sang byte cao và ngược lại chuyển
nội dung của byte cao sang byte thấp của từ đó.
• MOV_B
Dạng LAD Dạng STL
MOV_B
EN
MOVB VB0, VB0
VB0 IN OUT VB0
Lệnh sao chép nội dung của byte ở địa chỉ ngõ vào IN sang byte có địa chỉ ở
ngõ ra OUT. Địa chỉ của byte ngõ vào IN và địa chỉ byte ngõ ra OUT có thể giống
nhau, thuộc các vùng sau:
IN: VB, IB, QB, MB, SMB, AC, Const
OUT: VB, IB, QB, MB, SMB, AC, Const
Ví dụ:
LAD STL
LD I0.0
IO.0 MOV_B
EN MOVB 0,VB0
LD I0.1
0 IN OUT VB0
MOVB 12,VB0
IO.1
MOV_B
EN
12 IN OUT VB0
Giải thích:
Nếu tiếp điểm I0.0 đóng thì lấy giá trị 0 ghi vào byte VB0 (xóa VB0)
Tiếp theo đóng tiếp điểm I0.1 thì lấy số 12 ghi vào VB0. Kết quả địa chỉ
byte VB0 có giá trị bằng 12 (nhị phân).
• MOV_W
Dạng LAD Dạng STL
Khoá luận tốt nghiệp 56 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
MOV_W
EN
MOVW VW0, VW0
VW0 IN OUT VW0
Lệnh sao chép nội dung của Word ở địa chỉ ngõ vào IN sang Word có
địa chỉ ở ngõ ra OUT, địa chỉ ngõ ra có thể giống ngõ vào, nằm trong các
vùng sau:
IN: VW, IW, QW, MW, SMW, AC, Const
OUT: VW, IW, QW, MW, SMW, AC
• MOV_DW
Dạng LAD Dạng STL
MOV_DW
EN
MOVDW VD0, VD0
VD0 IN OUT VD0
Lệnh sao chép nội dung của Dword ở địa chỉ ngõ vào IN sang Dword
có địa chỉ ở ngõ ra OUT, địa chỉ ngõ ra có thể giống ngõ vào, nằm trong các
vùng sau:
IN: VDW, IDW, QDW, MDWW, SMD, AC, Const
OUT: VDW, IDW, QDW, MDW, SMDW, AC.
• MOV_R: (dịch chuyển số thực)
Dạng LAD Dạng STL
MOV_R
EN
MOVR VD0, VD0
VD0 IN OUT VD0
Lệnh sao chép nội dung của số thực chứa trong Double Word có địa chỉ ở
ngõ vào IN sang Double Word có địa chỉ ở ngõ ra OUT, địa chỉ ngõ ra có thể khác
ngõ vào, thường nằm trong các vùng sau:
IN: VR, IR, QR, MR, SMR, AC, Const
OUT: VR, IR, QR, MR, SMR, AC
Khoá luận tốt nghiệp 57 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
Khi dữ liệu ghi vào trong các địa chỉ này theo nguyên tắc sau:
Phần nguyên ghi vào Word thấp
Phần thập phân ghi vào Word cao
Ví dụ:
LAD STL
LD I0.0
IO.0 MOV_R
EN MOVR 0.0,VD0
LD I0.1
0.0000000 IN OUT VD0
MOVR 30.2,VD0
IO.1
MOV_R
EN
30.20000 IN OUT VD0
Tiếp điểm I0.0 đóng thì xóa Double Word 0 (VD0), tiếp điểm I0.1 đóng thì
ghi số thực 30.2 vào Double Word (VD0), kết quả như sau:
VD0
VW2 (word cao) VW0 (word thấp )
20 (nhị phân ) 30 (nhị phân )
4.6. Lệnh chuyển đổi dữ liệu
4.6.1. Lệnh chuyển đổi số nguyên hệ thập lục phân sang Led 7 đoạn.
Dạng LAD Dạng STL
Khoá luận tốt nghiệp 58 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
- Chương 4 Tập Lệnh PLC S7-200 GVHD: Ths. Nguyễn Hoàng Phương
IN SEG
SEG VB0, VB0
VB0 PT OUT VB0
Lệnh này có tác dụng chuyển đổi các số trong hệ thập lục phân từ 0 đến F
( dạng nhị phân) chứa trong 4 bit thấp của byte có địa chỉ ở ngõ vào IN thành giá trị
bit chứa trong 8 bit của byte có địa chỉ ở ngõ ra OUT tương ứng với thanh led 7
đoạn CK, địa chỉ ngõ ra có thể giống ngõ vào, nằm trong những vùng sau:
IN: VB,IB, QB, MB, SMB, SC, Const
OUT: VB, IB, AB, MB, SMB, AC
Ví dụ:
Dạng LAD Dạng STL
I0.0 MOV _W
LD I0.0
EN
MOVW +3, VW0
3 IN OUT VW0 LD I0.1
SEG VB0, AC0
I0.1
IN SEG
VB0 PT OUT AC0
Khi tiếp điểm I0.0 đóng thì số 3 được ghi vào VW0, tiếp điểm I0.1 đóng thì
giá trị chứa trong 4 bit thấp của byte VB0 chuyển thành 8 bit chứa trong thanh ghi
AC0.
4.6.2. Lệnh chuyển đổi số mã BCD sang số nguyên
Dạng LAD Dạng STL
BCD_I
EN
BCDI VW0
IN OUT VW0
Khoá luận tốt nghiệp 59 SVTH: Nguyễn Chí Linh
Nguyễn Văn
Trung
nguon tai.lieu . vn